產品詳情

Function Clock network synchronizer Number of outputs 8 RMS jitter (fs) 50 Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 3000 Input type HCSL, LVCMOS, LVDS, LVPECL, XTAL Output type CML, LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Features JESD204B Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
Function Clock network synchronizer Number of outputs 8 RMS jitter (fs) 50 Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 3000 Input type HCSL, LVCMOS, LVDS, LVPECL, XTAL Output type CML, LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Features JESD204B Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
VQFN (RGC) 64 81 mm2 9 x 9
  • 基于 BAW VCO 的超低抖動無線基礎設施和以太網時鐘
    • 在 491.52MHz 下典型 RMS 抖動為 40fs，最大 RMS 抖動為 57fs
    • 在 245.76MHz 下典型 RMS 抖動為 50fs，最大 RMS 抖動為 62fs

  • 2 個高性能數字鎖相環 (DPLL) 搭配 3 個模擬鎖相環 (APLL)

    • 可編程 DPLL 環路帶寬范圍為 1mHz 至 4kHz
    • DCO 頻率調節步長 < 1ppt
  • 2 個差分或單端 DPLL 輸入
    • 1Hz (1PPS) 至 800MHz 輸入頻率
    • 數字 保持 和 無中斷切換
  • 8 個采用可編程 HSDS、AC-LVPECL、LVDS 和 HSCL 格式的差分輸出
    • 當在 OUT0_P/N、OUT1_P/N、GPIO1 和 GPIO2 上配置 6 個 LVCMOS 頻率輸出并在 OUT3_P/N 至 OUT15_P/N 上配置 6 個差分輸出時，最多總共 12 個頻率輸出
    • 支持可編程擺幅和共模的 1Hz (1PPS) 至 1250MHz 輸出頻率
    • 符合 PCIe 第 1 代到第 6 代標準
  • I2C 或 3 線/4 線 SPI
  • 基于 BAW VCO 的超低抖動無線基礎設施和以太網時鐘
    • 在 491.52MHz 下典型 RMS 抖動為 40fs，最大 RMS 抖動為 57fs
    • 在 245.76MHz 下典型 RMS 抖動為 50fs，最大 RMS 抖動為 62fs

  • 2 個高性能數字鎖相環 (DPLL) 搭配 3 個模擬鎖相環 (APLL)

    • 可編程 DPLL 環路帶寬范圍為 1mHz 至 4kHz
    • DCO 頻率調節步長 < 1ppt
  • 2 個差分或單端 DPLL 輸入
    • 1Hz (1PPS) 至 800MHz 輸入頻率
    • 數字 保持 和 無中斷切換
  • 8 個采用可編程 HSDS、AC-LVPECL、LVDS 和 HSCL 格式的差分輸出
    • 當在 OUT0_P/N、OUT1_P/N、GPIO1 和 GPIO2 上配置 6 個 LVCMOS 頻率輸出并在 OUT3_P/N 至 OUT15_P/N 上配置 6 個差分輸出時，最多總共 12 個頻率輸出
    • 支持可編程擺幅和共模的 1Hz (1PPS) 至 1250MHz 輸出頻率
    • 符合 PCIe 第 1 代到第 6 代標準
  • I2C 或 3 線/4 線 SPI

LMK5C23208A 是一款高性能網絡同步器和抖動清除器，旨在滿足無線通信和基礎設施應用的嚴格要求。

器件集成了 2 個 DPLL 和 3 個 APLL，可通過可編程環路帶寬 (LBW) 提供無中斷切換和抖動衰減功能，具備一個外部環路濾波器，充分提升了靈活性和易用性。

APLL3 具有超高性能 PLL 和 TI 專有的體聲波 (BAW) 技術。BAW APLL 可以生成 491.52MHz 輸出時鐘，其 RMS 抖動典型值為 40fs / 最大值為 60fs（12kHz 至 20MHz），而不受 DPLL 基準輸入的頻率和抖動特性的影響。APLL2 和 APLL1（傳統 LC VCO）提供用于第二或第三頻率域和/或同步域的選項。

基準驗證電路會監測 DPLL 基準輸入，并在檢測到或丟失輸入時自動執行無中斷切換。零延遲模式 (ZDM) 可控制輸入和輸出之間的相位關系。

該器件可通過 I2C 或 SPI 進行全面編程。集成的 EEPROM 可用于自定義系統啟動時鐘。該器件還具有出廠默認的 ROM 配置文件作為備用選項。

LMK5C23208A 是一款高性能網絡同步器和抖動清除器，旨在滿足無線通信和基礎設施應用的嚴格要求。

器件集成了 2 個 DPLL 和 3 個 APLL，可通過可編程環路帶寬 (LBW) 提供無中斷切換和抖動衰減功能，具備一個外部環路濾波器，充分提升了靈活性和易用性。

APLL3 具有超高性能 PLL 和 TI 專有的體聲波 (BAW) 技術。BAW APLL 可以生成 491.52MHz 輸出時鐘，其 RMS 抖動典型值為 40fs / 最大值為 60fs（12kHz 至 20MHz），而不受 DPLL 基準輸入的頻率和抖動特性的影響。APLL2 和 APLL1（傳統 LC VCO）提供用于第二或第三頻率域和/或同步域的選項。

基準驗證電路會監測 DPLL 基準輸入，并在檢測到或丟失輸入時自動執行無中斷切換。零延遲模式 (ZDM) 可控制輸入和輸出之間的相位關系。

該器件可通過 I2C 或 SPI 進行全面編程。集成的 EEPROM 可用于自定義系統啟動時鐘。該器件還具有出廠默認的 ROM 配置文件作為備用選項。
下載 觀看帶字幕的視頻 視頻

技術文檔

star =有關此產品的 TI 精選熱門文檔
未找到結果。請清除搜索并重試。
查看全部 3
類型 標題 下載最新的英語版本 日期
* 數據表 適用于無線通信和 且具有 BAW VCO 和 JED204B/JED204C 的 LMK5C23208A 2-DPLL 3-APLL 2 路輸入 8 路輸出 網絡同步器 數據表 PDF | HTML 英語版 PDF | HTML 2025年 5月 20日
應用手冊 Oscillator Power Considerations for PLL Devices PDF | HTML 2025年 10月 30日
用戶指南 LMK5C23208A 編程人員指南 PDF | HTML 英語版 PDF | HTML 2025年 8月 23日

設計和開發

如需其他信息或資源，請點擊以下任一標題進入詳情頁面查看（如有）。

模擬工具

PSPICE-FOR-TI — PSpice? for TI 設計和仿真工具

PSpice? for TI 可提供幫助評估模擬電路功能的設計和仿真環境。此功能齊全的設計和仿真套件使用 Cadence? 的模擬分析引擎。PSpice for TI 可免費使用，包括業內超大的模型庫之一，涵蓋我們的模擬和電源產品系列以及精選的模擬行為模型。

借助?PSpice for TI 的設計和仿真環境及其內置的模型庫，您可對復雜的混合信號設計進行仿真。創建完整的終端設備設計和原型解決方案，然后再進行布局和制造，可縮短產品上市時間并降低開發成本。?

在?PSpice for TI 設計和仿真工具中，您可以搜索 TI (...)
發送申請
封裝 引腳 CAD 符號、封裝和 3D 模型
VQFN (RGC) 64 Ultra Librarian

訂購和質量

包含信息：
  • RoHS
  • REACH
  • 器件標識
  • 引腳鍍層/焊球材料
  • MSL 等級/回流焊峰值溫度
  • MTBF/時基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續可靠性監測
包含信息：
  • 制造廠地點
  • 封裝廠地點

推薦產品可能包含與 TI 此產品相關的參數、評估模塊或參考設計。

支持和培訓

視頻