ZHCSY91 May 2025 LMK5C23208A
PRODUCTION DATA
DPLL 持續監控基準輸入以獲取有效的輸入時鐘。當檢測到至少一個有效的輸入時鐘時,PLL 通道會退出自由運行模式或保持模式,并通過 DPLL 啟動鎖獲取。LMK5C23208A 支持 Fastlock 功能,其中 DPLL 會臨時啟用更寬的環路帶寬以減少鎖定時間。當鎖獲取完成后,環路帶寬將設置為正常配置的環路帶寬設置 (BWDPLL)。