器件各方面的設計都很簡單，并且提供了軟件支持來協助進行頻率規劃和器件編程。該設計過程簡單概述了這一過程。

1. 電源電壓
   1. 每個 OUTx 輸出都有一個用于使電源電壓懸空的字段。當該字段設置為 1 時，電源電壓引腳可以通電，也可以保持懸空。當該字段設置為 0 時，必須 對電源電壓引腳通供電。
2. 輸入行為
   1. 如果在緩沖模式下使用 LMK3H210x，則必須配置輸入緩沖器路徑。對于輸入緩沖器配置，必須配置以下行為：
      1. INx 斷電：控制輸入時鐘的輸入緩沖器是斷電還是上電。相應的寄存器字段為 INx_PD。
      2. INx 接收器格式：設置輸入時鐘類型，不適用于無輸入時鐘（INx_P 或 INx_N 上的單端 LVCMOS），或者是差分。相應的寄存器字段為 INx_RCVR_FMT。
      3. INx 端接：設置輸入端接方案。取決于系統要求，HCSL 輸入需要使用 85Ω 或 100Ω 差分端接設置。否則，直流耦合輸入不需要端接或偏置。不需要端接的交流耦合輸入必須使用帶內部偏置的無端接。否則，請根據交流耦合輸入格式選擇適當的端接選項：AC-CML、AC-LVPECL 或 AC-LVDS。
   2. 如果未使用任何 LMK3H210x 時鐘輸入，請對輸入緩沖器斷電。
   3. 對于 OTP 模式和 I²C 模式，從輸入時鐘切換到 FOD 時鐘有著不同的要求。每個輸出組都有一個用于控制該組切換行為的字段：BANKx_SWITCHOVER_FRC_CLK_EN。當該位設置為 0 時，通過 I²C 而不是通過更改 OTP 頁面來支持輸入時鐘和 FOD 之間的切換。當該位設置為 1 時，通過更改 OTP 頁面而不是通過 I²C 來支持輸入時鐘和 FOD 之間的切換?？稍?I²C 模式下將該位更改為 0，以支持通過 I²C 進行切換。
3. 頻率規劃
   1. 如果不使用輸入時鐘，則設計 LMK3H210x 配置的第一步是確定生成所需輸出頻率所需的 FOD 頻率。影響頻率規劃的關鍵器件行為包括：
      1. 如果生成頻率計劃需要兩個 FOD，則 FOD1_PD 必須設置為 0 才能使 FOD1 上電。這種情況下，PATH1_FOD_SEL 必須設置為 1。首先，這需要通過將 0x5B 寫入 UNLOCK_PROTECTED_REG 來解鎖器件。
      2. 兩個 FOD 都有 SSC 配置選項。如果僅在 FOD0 上使用 SSC，FOD1_SSC_CONFIG_SEL 必須為非零，才能在 FOD0 上實現正常的 SSC 功能。
      3. 對于自定義 SSC 配置，FODx_DCO_STEP_SIZE 字段兼作 SSC 階躍大小。有關 SSC 配置的詳細信息，請參閱節 7.4。有關 DCO 配置的詳細信息，請參閱節 7.3.15.3。
      4. 輸出組之前的每個路徑都可以從 FOD 輸出或邊緣組合器輸出中選擇。如果選擇邊緣組合器，則兩個 FOD 都以 FOD0 設置的相同頻率運行。
      5. 更改 FOD 頻率時，將相應的 FODx_CFG_UPDATE 字段設置為 1 以更新 FOD 行為。
      6. OUT0 的分頻器范圍介于 1 到 65536 之間。所有其他輸出的范圍介于 1 到 16 之間。要生成低于 156.25kHz 的頻率，需要使用 OUT0。
4. 輸出格式選擇
   1. 每個 OUTx 輸出都有五個用于控制輸出行為的字段：OUTx_FMT、OUTxP_INV_POL、OUTxN_INV_POL、OUTxP_OE_CMOS 和 OUTxN_OE_CMOS?！胺聪唷笔侵笗r鐘信號相移 180 度。表 8-1 詳細說明了每種可能的輸出格式的設置組合。
   2. 每個 OUTx 輸出都有使用 1.2V LVCMOS 的選項。對于1.2V LVCMOS，必須選擇 LVCMOS 輸出格式，并且相應的 OUTx_CMOS_1P2V_EN 位必須設置為 1。
   3. 對于交流耦合 LVDS，輸出禁用狀態必須設置為低電平/低電平。有關輸出禁用狀態行為的詳細說明，請參閱 節 7.3.12.9。