ZHCSYV2A August 2025 – October 2025 LMK3H2104 , LMK3H2108
PRODUCTION DATA
| 引腳 | 類型(1) | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| IN0_P/GPI_0 | 1 | I | 差分時鐘輸入或通用輸入。這些是失效防護輸入引腳。如果未使用，則保持懸空。 |
| IN0_N/GPI_1 | 2 | I | |
| REF_1 | 3 | O | 1.8V、2.5V 或 3.3V LVCMOS 時鐘輸出。此輸出可以禁用為低電平或三態。如果未使用，則保持懸空。 |
| OTP_SEL_0/SCL | 4 | I | 多功能引腳。功能由引腳 23 在上電時確定。默認情況下，兩個引腳上的內部下拉電阻器。SCL 具有失效防護功能。
|
| OTP_SEL_1/SDA | 5 | I/O | |
| GPI_2 | 6 | I | 通用輸入。失效防護引腳。如果未使用，則保持懸空 |
| VDDD | 7 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| GPIO_0 | 8 | I/O | 通用輸入或輸出。如果未使用，則保持懸空。 |
| GPIO_1 | 9 | I/O | 通用輸入或輸出。如果未使用，則保持懸空或連接到 VDD。如果連接到 VDD，則不得將 GPIO_1 配置為輸出。 |
| OUT0_N | 10 | O | 差分時鐘輸出入 0。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 和 1.2V、1.8V、2.5V 或 3.3V LVCMOS。如果未使用，則保持懸空。 |
| OUT0_P | 11 | O | |
| VDDO_0 | 12 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| OUT1_N | 13 | O | 差分時鐘輸出入 1。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 和 1.2V、1.8V、2.5V 或 3.3V LVCMOS。如果未使用，則保持懸空。 |
| OUT1_P | 14 | O | |
| VDDO_1 | 15 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| OUT2_N | 16 | O | 差分時鐘輸出入 2。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 和 1.2V、1.8V、2.5V 或 3.3V LVCMOS。如果未使用，則保持懸空。 |
| OUT2_P | 17 | O | |
| VDDO_2 | 18 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| OUT3_P | 19 | O | 差分時鐘輸出入 3。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 和 1.2V、1.8V、2.5V 或 3.3V LVCMOS。如果未使用，則保持懸空。 |
| OUT3_N | 20 | O | |
| VDDO_3 | 21 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| VDDA | 22 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| REF_0/CTRL | 23 | I/O | 多功能引腳。上電時該引腳的狀態被鎖存，以決定引腳 4 和引腳 5 的功能。未提供內部上拉或下拉電阻器。必須從外部將該引腳拉至高電平或低電平。
|
| VDD_REF | 24 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| DAP | 25 | G | 接地 |
| 引腳 | 類型(1) | 說明 | |
|---|---|---|---|
| 名稱 | 編號 | ||
| IN0_P/GPI_0 | 1 | I | 差分時鐘輸入或通用輸入。這些是失效防護輸入引腳。如果未使用，則保持懸空。 |
| IN0_N/GPI_1 | 2 | I | |
| VDDX | 3 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| IN1_P/GPI_2 | 4 | I | 差分時鐘輸入或通用輸入。這些是失效防護輸入引腳。如果未使用，則保持懸空。 |
| IN1_N/GPI_3 | 5 | I | |
| VDDR | 6 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| IN2_P/GPI_4 | 7 | I | 差分時鐘輸入或通用輸入。這些是失效防護輸入引腳。如果未使用，則保持懸空。 |
| IN2_N/GPI_5 | 8 | I | |
| SCL | 9 | I | I2C 時鐘 |
| SDA | 10 | I/O | I2C 數據 |
| VDDD | 11 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| GPIO_0 | 12 | I/O | 通用輸入或輸出。如果未使用，則保持懸空。 |
| GPIO_1 | 13 | I/O | 通用輸入或輸出。如果未使用，則保持懸空。 |
| GPIO_2 | 14 | I/O | 通用輸入或輸出。如果未使用，則保持懸空。 |
| GPIO_3 | 15 | I/O | 通用輸入或輸出。如果未使用，則保持懸空。 |
| GPIO_4 | 16 | I/O | 通用輸入或輸出。如果未使用，則保持懸空。 |
| NC | 17 | 不適用 | 無連接。保持懸空或連接到 GND |
| VDDO_0 | 18 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| OUT0_N | 19 | O | 差分時鐘輸出入 0。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 和 1.2V、1.8V、2.5V 或 3.3V LVCMOS。如果未使用，則保持懸空。 |
| OUT0_P | 20 | O | |
| VDDO_1_2 | 21 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| OUT1_N | 22 | O | 差分時鐘輸出入 1。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 和 1.2V、1.8V、2.5V 或 3.3V LVCMOS。如果未使用，則保持懸空。 |
| OUT1_P | 23 | O | |
| OUT2_N | 24 | O | 差分時鐘輸出入 2。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 和 1.2V、1.8V、2.5V 或 3.3V LVCMOS。如果未使用，則保持懸空。 |
| OUT2_P | 25 | O | |
| OUT3_N | 26 | O | 差分時鐘輸出入 3。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 和 1.2V、1.8V、2.5V 或 3.3V LVCMOS。如果未使用，則保持懸空。 |
| OUT3_P | 27 | O | |
| OUT4_N | 28 | O | 差分時鐘輸出入 4。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 和 1.2V、1.8V、2.5V 或 3.3V LVCMOS。如果未使用，則保持懸空。 |
| OUT4_P | 29 | O | |
| VDDO_3_4 | 30 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| OUT5_N | 31 | O | 差分時鐘輸出入 5。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 和 1.2V、1.8V、2.5V 或 3.3V LVCMOS。如果未使用，則保持懸空。 |
| OUT5_P | 32 | O | |
| VDDO_5 | 33 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| VDDO_6 | 34 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| OUT6_N | 35 | O | 差分時鐘輸出入 6。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 和 1.2V、1.8V、2.5V 或 3.3V LVCMOS。如果未使用，則保持懸空。 |
| OUT6_P | 36 | O | |
| OUT7_N | 37 | O | 差分時鐘輸出入 7。支持 LP-HCSL（85Ω 或 100Ω）、LVDS 和 1.2V、1.8V、2.5V 或 3.3V LVCMOS。如果未使用，則保持懸空。 |
| OUT7_P | 38 | O | |
| VDDO_7 | 39 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| VDDA | 40 | P | 1.8V、2.5V 或 3.3V 電源。有關 VDD 映射，請參閱 電源引腳映射 |
| DAP | 41 | G | 接地 |