ZHCSSY5 December 2024 LMK3C0105
PRODUCTION DATA
| 參數 | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| 頻率穩定性 | ||||||
| ?ftotal | 總頻率穩定性 | 包括所有因素：溫度變化、10 年老化、焊接漂移、遲滯和初始頻率精度 | -25 | 25 | ppm | |
| LVCMOS 時鐘輸出特性 | ||||||
| fout | 輸出頻率 | 2.5 | 200 | MHz | ||
| dV/dt | 輸出壓擺率 | VDDO = 3.3V ± 5%，在 20% 至 80% 范圍內測得，4.7pF 負載 | 2.6 | 4.7 | V/ns | |
| VDDO = 2.5V ± 5%，在 20% 至 80% 范圍內測得，4.7pF 負載 | 2.6 | 3.7 | V/ns | |||
| VDDO = 1.8V ± 5%，在 20% 至 80% 范圍內測得，4.7pF 負載 | 1.5 | 3.2 | V/ns | |||
| VOH | 輸出高電壓 | IOH = –15mA (3.3V) | 0.8 x VDDO | VDDO | V | |
| IOH = –12mA (2.5V) | ||||||
| IOH = –8mA (1.8V) | ||||||
| VOL | 輸出低電壓 | IOL = 15mA (3.3V) | 0.4 | V | ||
| IOL = 12mA (2.5V) | ||||||
| IOL = 8mA (1.8V) | ||||||
| Ileak | 輸出漏電流 | 輸出三態。VDD = VDDO = 3.465V | -5 | 0 | 5 | μA |
| Rout | 輸出阻抗 | 17 | Ω | |||
| ODC | 輸出占空比 | fout ≤ 156.25MHz | 45 | 55 | % | |
| fout > 156.25MHz | 40 | 60 | % | |||
| tskew | 輸出到輸出偏斜 | 相同的 FOD、LVCMOS 輸出 | 50 | ps | ||
| Cload | 最大負載電容 | 15 | pF | |||
| LVCMOS REFCLK 特性 | ||||||
| fout | 輸出頻率 | 請參閱(1) | 12.5(2) | 200 | MHz | |
| dV/dt | 輸出壓擺率 | VDDO = 3.3V ± 5%，在 20% 至 80% 范圍內測得，4.7pF 負載(1) | 2.6 | 6.7 | V/ns | |
| VDDO = 2.5V ± 5%，在 20% 至 80% 范圍內測得，4.7pF 負載(1)(3) | 1.8 | 4.5 | V/ns | |||
| VDDO = 1.8V ± 5%，在 20% 至 80% 范圍內測得，4.7pF 負載(1)(3) | 1 | 3.2 | V/ns | |||
| Ileak | 輸出漏電流 | 輸出三態。VDD = VDDO = 3.465V(1)(3) | -5 | 5 | μA | |
| Rout | 輸出阻抗 | 17 | Ω | |||
| ODC | 輸出占空比 | fout ≤ 156.25MHz(1) | 45 | 55 | % | |
| ODC | 輸出占空比 | fout > 156.25MHz(1) | 40 | 60 | % | |
| Cload | 最大負載電容 | 請參閱(1) | 15 | pF | ||
| RJ | 隨機抖動 | 在 50MHz 下具有 12kHz 至 20MHz 的集成抖動(1) | 0.5 | ps | ||
| SSC 特性 | ||||||
| fout | 支持 SSC 的輸出頻率范圍（任何輸出格式） | 2.5 | 200 | MHz | ||
| fSSC | SSC 調制頻率 | 30 | 31.5 | 33 | kHz | |
| fSSC-deviation | SSC 偏差（調制深度） | 向下展頻（可編程） | -3 | -0.1 | % | |
| 中心展頻（可編程） | ±0.05 | ±1.5 | % | |||
| fSSC-deviation-accuracy | SSC 偏差精度 | fout ≤ 100MHz，向下展頻 | 0 | 0.01 | % | |
| 100MHz < fout ≤ 200MHz，向下展頻 | 0 | 0.05 | % | |||
| fout ≤ 100MHz，中心展頻 | 0 | 0.01 | % | |||
| 100MHz < fout ≤ 200MHz，中心展頻 | 0 | 0.05 | % | |||
| df/dt | 最大 SSC 頻率轉換率 | 0 < fSSC-deviation ≤ –0.5% | 1250 | ppm/μs | ||
| 時序特性 | ||||||
| tstartup | 啟動時間 | VDD = 2.5V 或 3.3V。所有 VDD 引腳達到 2.1V 到出現第一個輸出時鐘上升沿所用的時間。輸出時鐘始終處于規格范圍內 | 1 | ms | ||
| VDD = 1.8V。所有 VDD 引腳達到 1.6V 到出現第一個輸出時鐘上升沿所用的時間。輸出時鐘始終處于規格范圍內 | 1.5 | ms | ||||
| tOE | 輸出啟用時間。 | CLOCK_READY 狀態為“1”后 OE 置為有效與出現第一個輸出時鐘上升沿之間經過的時間。禁用時輸出不是三態。 | 7 | 輸出時鐘周期 | ||
| tOD | 輸出禁用時間。 | OE 置為無效與出現最后一個輸出時鐘下降沿之間經過的時間。 | 7 | 輸出時鐘周期 | ||
| 功耗特性 | ||||||
| IDD | 內核電源電流，不包括輸出驅動器 | 啟用一個 FOD，100MHz ≤ fFOD ≤ 200MHz | 57.5 | 79.9 | mA | |
| 啟用一個 FOD，200MHz < fFOD ≤ 400MHz | 67 | 90.7 | mA | |||
| 啟用兩個 FOD，100MHz ≤ fFOD ≤ 200MHz | 81.1 | 105.8 | mA | |||
| 啟用兩個 FOD，200MHz < fFOD ≤ 400MHz | 97.8 | 125.8 | mA | |||
| IDDO | 每個輸出通道的輸出電源電流 | 1.8V LVCMOS。fout = 50MHz | 4.2 | 5 | mA | |
| 1.8V LVCMOS。fout = 200MHz | 11.7 | 13.4 | mA | |||
| 2.5V LVCMOS。fout = 50MHz | 5.6 | 6.4 | mA | |||
| 2.5V LVCMOS。fout = 200MHz | 15.3 | 17.3 | mA | |||
| 3.3V LVCMOS。fout = 50MHz | 6.8 | 7.7 | mA | |||
| 3.3V LVCMOS。fout = 200MHz | 19.2 | 21.7 | mA | |||
| IDDREF | REFCLK 電源電流 | 1.8V LVCMOS。fout = 50MHz | 3.4 | 3.9 | mA | |
| 1.8V LVCMOS。fout = 200MHz | 9.5 | 11.7 | mA | |||
| 2.5V LVCMOS。fout = 50MHz | 4.7 | 5.3 | mA | |||
| 2.5V LVCMOS。fout = 200MHz | 12.8 | 15.8 | mA | |||
| 3.3V LVCMOS。fout = 50MHz | 5.9 | 6.6 | mA | |||
| 3.3V LVCMOS。fout = 200MHz | 16.6 | 20.2 | mA | |||
| PSNR 特性 | ||||||
| PSNRLVCMOS | LVCMOS 輸出的電源噪聲抑制(3) | 10kHz | -76.7 | -58.1 | dBc | |
| 50kHz | -80.9 | -57.9 | dBc | |||
| 100kHz | -81.8 | -57 | dBc | |||
| 500kHz | -84.3 | -61.7 | dBc | |||
| 1MHz | -97.6 | -78.1 | dBc | |||
| 5MHz | -104.3 | -79 | dBc | |||
| 10MHz | -108.7 | -89.5 | dBc | |||
| 兩態邏輯輸入特性 | ||||||
| VIH-Pin2 | 引腳 2 的輸入高電壓 | 0.7 × VDD | VDD + 0.3 | V | ||
| VIL-Pin2 | 引腳 2 的輸入低電壓 | GND – 0.3 | 0.3 × VDD | V | ||
| VIH-Pin1 | 引腳 1 的輸入高電壓 | 1.15 | VDD + 0.3 | V | ||
| VIL-Pin1 | 引腳 1 的輸入低電壓 | -0.3 | 0.65 | V | ||
| VIH-Pin3,4 | OTP_SEL[1:0] 的輸入高電壓 | 0.7 × VDD | VDD + 0.3 | V | ||
| VIL-Pin3,4 | OTP_SEL[1:0] 的輸入低電壓 | GND - 0.3 | 0.8 | V | ||
| VIH-Pin15 | 引腳 15 的輸入高電壓 | 0.65 × VDD | VDD + 0.3 | V | ||
| VIL-Pin15 | 引腳 15 的輸入低電壓 | -0.3 | 0.4 | V | ||
| Rext-up/down-Pin1,2 | 引腳 1、2 的建議外部上拉或下拉電阻器 | 0 | 1 | 10 | k? | |
| Rext-up/down-Pin3,4,15 | 引腳 3、4、15 的建議外部上拉或下拉電阻器 | 0 | 10 | 60 | k? | |
| tR/tF | OE 信號上升或下降時間 | 10 | ns | |||
| Cin | 輸入電容 | 3 | pF | |||