ZHCST00A September 2023 – May 2024 LMG3522R050 , LMG3526R050
PRODUCTION DATA
在本數據表中，以下術語具有如下定義。就該等定義而言，假定源極引腳為 0V。
第一象限電流 = 從“漏極”引腳流向“源極”引腳的內部正向電流。
第三象限電流 = 從“源極”引腳流向“漏極”引腳的內部正向電流。
第一象限電壓 = 漏極引腳電壓 - 源極引腳電壓 = 漏極引腳電壓
第三象限電壓 = 源極引腳電壓 - 漏極引腳電壓= -漏極引腳電壓
FET 導通狀態 = FET 通道處于額定 RDS(on) 狀態。第一象限電流與第三象限電流都可以在額定 RDS(on) 下流動。
LMG352xR050 導通狀態下，GaN FET 內部柵極電壓保持源極引腳電壓，以便實現額定 RDS(on)。GaN FET 溝道在 VGS = 0V 時處于額定 RDS(on)，因為 LMG352xR050 GaN FET 為耗盡模式 FET。
FET 關斷狀態 = 第一象限電壓為正時，FET 溝道完全關斷。第一象限電流無法流動。盡管在 FET 關斷狀態下第一象限電流不會流動，但如果“漏極”電壓足夠負（第三象限電壓為正），第三象限電流能夠流動。對于具有固有 p-n 結體二極管的器件，當“漏極”電壓下降到足以使 p-n 結正向偏置時，電流就會開始流動。
GaN FET 沒有固有的 p-n 結體二極管。相反，電流之所以會流動是因為 GaN FET 溝道重新導通。這種情況下，“漏極”引腳會成為電學源極，“源極”引腳回成為電學漏極。為了增強第三象限中的溝道，必須將“漏極”（電學源極）電壓調得足夠低，以便建立一個大于 GaN FET 閾值電壓的 VGS 電壓。GaN FET 溝道處于飽和狀態，僅導通足以支持第三象限電流作為其飽和電流。
LMG352xR050 關斷狀態下，GaN FET 內部柵極電壓保持 VNEG 引腳電壓，以便阻斷所有第一象限電流。VNEG 電壓低于 GaN FET 負閾值電壓，以便切斷溝道。
為了在關斷狀態下增強第三象限通道，必須將LMG352xR050“漏極”（電學源極）電壓調得足夠靠近 VNEG，以便建立一個大于 GaN FET 閾值電壓的 VGS 電壓。同樣，由于 LMG352xR050 GaN FET 是一種耗盡模式 FET，具有負向閾值電壓，這意味著 GaN FET 在“漏極”（電學源極）電壓介于 0V 與 VNEG 之間時處于導通狀態。第三象限電流為 15 A 時，典型的關斷狀態第三象限電壓為 5.3 V。因此，LMG352xR050 的關斷狀態第三象限損耗顯著高于具有固有 p-n 結體二極管的同類功率器件。