ZHCSNN4D October 2020 – May 2025 LMG3422R050 , LMG3426R050 , LMG3427R050
PRODUCTION DATA
電源環路由半橋中的兩個器件與高壓母線電容組成，能夠在開關事件期間產生很高的 di/dt。通過最大限度減小該環路的電感，能夠降低振鈴與電磁干擾（EMI），以及降低器件上的電壓應力。
將功率器件盡可能靠近放置，以便最大限度減小電源環路電感。去耦電容器與兩個器件放置在一條直線上。它們可以靠近任何一個器件放置。在“布局示例”中，去耦電容器與器件放置在同一層。返回路徑（本例中為 PGND）位于靠近頂層的第二層。通過使用內層（而非底層），能夠減小環路的垂直尺寸，進而更大限度降低電感。器件端子與總線電容附近存在大量過孔，能夠在將高頻開關電流傳輸至內層的同時，最大限度降低阻抗。
對于電源環路電感，可根據漏源電壓開關波形的振鈴頻率 fring，利用以下公式估算：
其中，Cring 等于總線電壓下的 COSS（參閱 圖 5-8，了解典型值）加上來自電路板與負載電感器或變壓器的漏源寄生電容。
由于負載元件的寄生電容很難表征，因此建議捕捉不含負載元件的 VDS 開關波形，用以估算電源環路電感。通常，“布局示例”的電源環路電感約為 2.5nH。