ZHCSJ30A November 2018 – March 2021 LM3880-Q1
PRODUCTION DATA
7.3.2 不完整序列運行
如果使能信號在整個上電序列中保持高電平，則器件將按標準時序圖所示運行。不過，如果在上電序列完成之前使能信號取消置位，則器件將進入受控關斷狀態。這樣系統就可以執行受受控上下電，從而防止發生任何鎖存情況。只有在計時器 1 完成后，但在整個上電序列完成之前使能引腳取消置位時，才會出現此狀態。
發生該事件時，EN 引腳的下降沿將使當前計時器復位，并允許在開始下電序列之前完成剩余的上電周期。下電序列在最后一個上電標志之后大約 120ms 開始。這樣可以在系統下電之前使各電壓軌輸出保持穩定。#SNVS45119886 展示了該操作。
圖 7-3 不完整的上電序列當使能信號取消置位時，器件將開始其下電序列。如果在下電序列完成之前將使能信號拉高，則器件將確保在開始上電之前完成下電序列。這可確保系統不會部分下電和上電，并有助于防止發生鎖存事件（例如在 FPGA 和微處理器中）。只有在計時器 1 完成后，但在整個下電序列完成之前使能引腳被拉高時，才會出現此狀態。
發生該事件時，使能引腳的上升沿將使當前計時器復位，并允許在開始上電序列之前完成剩余的下電周期。上電序列在最后一個下電標志之后大約 120ms 開始。這樣系統就可以在系統上電之前使各電壓軌都下電。#SNVS4513273 展示了該操作。
圖 7-4 不完整的下電序列所有內部計時器都由具有極低溫度系數的主時鐘生成。這樣可以在整個溫度范圍內實現很高的精度，并在各個計時器之間實現一致的比率。計時器 1 和 4 具有約 400μs 的額外延遲，這是 EPROM 刷新的結果。該刷新時間和所有的計時器延遲（最短計時器堅持除外）相比影響非常微小。