ZHCSYE4 July 2025 DRV8818A
ADVANCE INFORMATION
圖 4-1 PWP 封裝(28 引腳 HTSSOP),頂視圖| 引腳 | 類型(1) | 說明 | ||
|---|---|---|---|---|
| 名稱 | 編號 | |||
| 電源和接地 | ||||
| CP1 | 23 | IO | 電荷泵飛跨電容器 | 在 CP1 和 CP2 之間連接一個 0.22μF 電容器。 |
| CP2 | 24 | IO | 電荷泵飛跨電容器 | 在 CP1 和 CP2 之間連接一個 0.22μF 電容器。 |
| GND | 7、21 | — | 器件接地 | |
| VCC | 10 | — | 邏輯電源電壓 | 連接到 3V 至 5V 邏輯電源。使用 0.1μF 陶瓷電容器旁路至 GND。 |
| VCP | 22 | IO | 高側柵極驅動電壓 | 將 0.22μF 陶瓷電容器連接到 VM。 |
| VGD | 20 | IO | 低側柵極驅動電壓 | 使用 0.22μF 陶瓷電容器旁路至 GND。 |
| VMA | 28 | — | 橋接 A 電源 | 連接到電機電源(8V 至 35V)。VMA 和 VMB 必須連接到同一電源。 |
| VMB | 15 | — | 電橋 B 電源 | |
| 控制 | ||||
| DECAY | 5 | I | 衰減模式選擇 | 施加電壓可設置衰減模式 — 有關詳細信息,請參閱電機驅動器說明。使用 0.1μF 陶瓷電容器旁路至 GND。弱內部下拉電阻器。 |
| DIR | 3 | I | 方向輸入 | 電平設置步進的方向。弱內部下拉電阻器。 |
| ENABLEn | 26 | I | 使能輸入 | 邏輯高電平將禁用器件輸出;邏輯低電平則會啟用輸出。內部弱上拉至 VCC。 |
| ISENA | 1 | — | 橋接 A 接地/Isense | 連接到橋接 A 的電流檢測電阻 |
| ISENB | 14 | — | 橋接 B 接地/Isense | 連接到橋接 B 的電流檢測電阻 |
| RCA | 6 | I | 橋接 A 消隱和關斷時間調節 | 將并聯電阻器和電容器連接到 GND — 有關詳細信息,請參閱電機驅動器說明。 |
| RCB | 9 | I | 橋接 B 消隱和關斷時間調節 | 將并聯電阻器和電容器連接到 GND — 有關詳細信息,請參閱電機驅動器說明。 |
| RESETn | 17 | I | 復位輸入 | 低電平有效復位輸入可初始化分度器邏輯并禁用 H 橋輸出。內部弱上拉至 VCC。 |
| SLEEPn | 27 | I | 睡眠模式輸入 | 邏輯高電平用于啟用器件;邏輯低電平用于進入低功耗睡眠模式。弱內部下拉電阻器。 |
| SRN | 16 | I | 同步整流使能輸入 | 低電平有效。當為低電平時,啟用同步整流。弱內部下拉電阻器。 |
| STEP | 19 | I | 步進輸入 | 上升沿會使分度器前進一步。弱內部下拉電阻器。 |
| USM0 | 13 | I | 微步進模式 0 | USM0和 USM1設置步進模式 — 全步、半步、四分之一步或每步八個微步。弱內部下拉電阻器。 |
| USM1 | 12 | I | 微步進模式 1 | USM0和 USM1設置步進模式 — 全步、半步、四分之一步或每步八個微步。弱內部下拉電阻器。 |
| VREF | 8 | I | 電流設置基準輸入 | 繞組電流設置的基準電壓 |
| 輸出 | ||||
| AOUT1 | 4 | O | 橋 A 輸出 1 | 連接到雙極步進電機繞組 |
| AOUT2 | 25 | O | 橋 A 輸出 2 | 正電流為 AOUT1→AOUT2 |
| BOUT1 | 11 | O | 橋 B 輸出 1 | 連接到雙極步進電機繞組 |
| BOUT2 | 18 | O | 橋 B 輸出 2 | 正電流為 BOUT1→BOUT2 |
| HOMEn | 2 | O | 初始位置 | 處于步進表的初始狀態時為邏輯低電平,在其他狀態時為邏輯高電平 |