ZHCSLV1B August 2018 – August 2021 DRV8350F , DRV8353F
PRODUCTION DATA
| 最小值 | 標稱值 | 最大值 | 單位 | |||
|---|---|---|---|---|---|---|
| tREADY | SPI 啟用后就緒 | VM > UVLO,ENABLE = 3.3V | 1 | ms | ||
| tCLK | SCLK 最小周期 | 100 | ns | |||
| tCLKH | SCLK 最短高電平時間 | 50 | ns | |||
| tCLKL | SCLK 最短低電平時間 | 50 | ns | |||
| tSU_SDI | SDI 輸入數(shù)據(jù)設置時間 | 20 | ns | |||
| tH_SDI | SDI 輸入數(shù)據(jù)保持時間 | 30 | ns | |||
| tD_SDO | SDO 輸出數(shù)據(jù)延遲時間 | SCLK 高電平至 SDO 有效 | 30 | ns | ||
| tSU_nSCS | nSCS 輸入設置時間 | 50 | ns | |||
| tH_nSCS | nSCS 輸入保持時間 | 50 | ns | |||
| tHI_nSCS | 低電平有效前的 nSCS 最短高電平時間 | 400 | ns | |||
| tDIS_nSCS | nSCS 禁用時間 | nSCS 高電平至 SDO 高阻抗 | 10 | ns | ||