ZHCSVR5A March 2023 – November 2024 DRV8329-Q1
PRODUCTION DATA
使用推薦容值為 0.1μF 的低 ESR 陶瓷旁路電容器將 PVDD 引腳旁路至 PGND 引腳。將該電容器放置在盡可能靠近 PVDD 引腳的位置,并通過較寬的引線或通過接地平面連接到 PGND 引腳。此外,使用額定電壓為 PVDD 的大容量電容器旁路 PVDD 引腳。該元件可以是電解電容器。其容值必須至少為 10μF。
需要額外的大容量電容來旁路掉外部 MOSFET 上的大電流路徑。放置此大容量電容時應(yīng)做到盡可能縮短通過外部 MOSFET 的大電流路徑的長度。連接金屬走線應(yīng)盡可能寬,并具有許多連接 PCB 層的過孔。這些做法盡可能地減小了電感并使大容量電容器提供高電流。
在 CPL 和 CPH 引腳之間放置一個低 ESR 陶瓷電容器。該電容器應(yīng)為 470nF,額定電壓為 PVDD,類型為 X5R 或 X7R。
自舉電容器 (BSTx-SHx) 應(yīng)靠近器件引腳放置,盡可能地減小柵極驅(qū)動路徑的環(huán)路電感。
死區(qū)時間電阻器 (RDT) 應(yīng)盡可能靠近 DT 引腳放置。
使用容值為 1μF、額定電壓為 6.3V 且類型為 X5R 或 X7R 的低 ESR 陶瓷電容器將 AVDD 引腳旁路至 AGND 引腳。將此電容器盡可能靠近引腳放置,并盡量縮短從電容器到 AGND 引腳的路徑。
盡可能地縮短高側(cè)和低側(cè)柵極驅(qū)動器的回路長度。高側(cè)環(huán)路是從器件的 GHx 引腳到高側(cè)功率 MOSFET 柵極,然后沿著高側(cè) MOSFET 源極返回到 SHx 引腳。低側(cè)環(huán)路是從器件的 GLx 引腳到低側(cè)功率 MOSFET 柵極,然后沿著低側(cè) MOSFET 源極返回到 PGND 引腳。
在設(shè)計(jì)功率更高的系統(tǒng)時,PCB 布局中的物理特性會產(chǎn)生寄生電感、電容和阻抗,從而影響系統(tǒng)的性能,如圖 8-20 所示。了解功率較高的電機(jī)驅(qū)動系統(tǒng)中存在的寄生效應(yīng)可以幫助設(shè)計(jì)人員通過良好的 PCB 布局來減輕其影響。有關(guān)更多信息,請?jiān)L問大功率電機(jī)驅(qū)動器應(yīng)用的系統(tǒng)設(shè)計(jì)注意事項(xiàng)和電機(jī)驅(qū)動器電路板布局布線最佳實(shí)踐應(yīng)用手冊。
柵極驅(qū)動器引線(BSTx、GHx、SHx、GLx、LSS)的寬度應(yīng)至少為 15mil-20mil,并且到 MOSFET 柵極的距離應(yīng)盡可能短,從而盡可能地減小寄生電感和阻抗。這有助于提供較大的柵極驅(qū)動電流,有效地使 MOSFET 導(dǎo)通,并改善 VGS 和 VDS 監(jiān)控。如果使用分流電阻器來監(jiān)控從 LSS 到 GND 的低側(cè)電流,請確保所選分流電阻器較寬,以便盡可能地減小在低側(cè)源極 LSS 處引入的電感。
TI 建議將所有非功率級電路(包括散熱焊盤)連接到 GND,以降低寄生效應(yīng)并改善器件的功率耗散。確保接地端通過網(wǎng)絡(luò)連接或?qū)掚娮杵鬟B接,以減小電壓偏移并保持柵極驅(qū)動器性能。
器件散熱焊盤應(yīng)焊接到 PCB 頂層接地平面。應(yīng)使用多個過孔連接到較大的底層接地平面。使用大金屬平面和多個過孔有助于散發(fā)器件中產(chǎn)生的熱量。
為了提高熱性能,請?jiān)?PCB 的所有可能層上盡可能地增大連接到散熱焊盤接地端的接地面積。使用較厚的覆銅可以降低結(jié)至空氣熱阻并改善芯片表面的散熱。