ZHCSZ35 October 2025 DRV81545
ADVANCE INFORMATION
4 引腳配置和功能
圖 4-1 20 引腳 PWP 封裝 HTSSOP（頂視圖）表 4-1 引腳功能
| 引腳 | 說明 | ||
|---|---|---|---|
| 名稱 | PWP (20) | 類型(1) | |
| 電源和接地 | |||
| VM | 13 | PWR |
電源。 使用一個 0.1μF 電容將此引腳旁路至地，并輔以足夠的大容量電容 |
| VCLAMP | 3、18 | PWR | 連接到 VM 電源，或將齊納二極管連接到 VM 電源 |
| GND | 8 | GND | 器件接地。連接到系統地。 |
| PGND | 1、2、19、20 | GND | 電源地。連接到系統地。 |
| 散熱焊盤 | — | — |
散熱焊盤。連接到系統地。 |
| NC | 9 | — | 未連接 |
| 控制 | |||
| ILIM | 12 | I |
電流限制輸入。有關詳細信息，請參閱 節 6.3.4.1。 在 ILIM 和 GND 之間連接一個電阻器來設置電流限制閾值。 請勿使該引腳保持未連接狀態。直接連接到 GND 以實現最大電流限制設置。 |
| COD | 11 | I | 用于截止延遲的器件配置引腳。將適當的電阻器連接到 GND 以設置相應的截止延遲。直接連接至 GND，禁用該功能。 |
| IN1 | 4 | I |
控制通道 1 的輸出。有關詳細信息，請參閱“硬件接口”部分。 引腳有內部下拉電阻器。 |
| IN2 | 5 | I |
控制通道 2 的輸出。有關詳細信息，請參閱“硬件接口”部分。 引腳有內部下拉電阻器。 |
| IN3 | 6 | I |
控制通道 3 的輸出。有關詳細信息，請參閱“硬件接口”部分。 引腳有內部下拉電阻器。 |
| IN4 | 7 | I |
控制通道 4 的輸出。有關詳細信息，請參閱“硬件接口”部分。 引腳有內部下拉電阻器。 |
| nFAULT | 10 | O | 開漏輸出。在故障狀況期間下拉為低電平。將上拉電阻器連接至外部邏輯電源。 |
| 輸出 | |||
| OUT1 | 17 | O | 連接至負載 1 |
| OUT2 | 16 | O | 連接至負載 2 |
| OUT3 | 15 | O | 連接至負載 3 |
| OUT4 | 14 | O | 連接至負載 4 |
(1) I = 輸入，O = 輸出，PWR = 電源，GND = 地