DRV81545 在每個輸出端實現了模擬電流限制，可提供短路保護或具有大浪涌電流的容性負載保護。如果輸出級出現高電流條件 I > I_{LIM_ACTIVATE} ，則會降低 FET 柵極驅動電壓，以將輸出電流調節到 I_LIM 水平。這種柵極驅動調整會在線性區域內運行 FET，從而產生更高的 R_DS(ON) 并消耗大量功率。該電流限制特性 (ILIM) 設計為與過流保護類似，但不是在過流事件期間完全關斷 FET，而是將電流限制在安全水平，直到器件過熱。

圖 圖 6-5 和 圖 6-6 所示為 ILIM 在穩定狀態持續電流之前將浪涌電流降低到安全水平。此功能提供了減少 PCB 布線寬度和降低系統電源能力要求的系統級優勢。

模擬電流限制電平 I_LIM 可以通過 ILIM 引腳上連接到 GND 的下拉電阻器進行配置，如 表 6-3 所示。會根據 R_ILIM 為所有四個通道設置相同的 I_LIM 值。一個通道上的電流限制條件不會影響其他通道，除非出現芯片范圍過熱等事件。

圖 6-7 顯示了在禁用截止延遲 (0kΩ ≤ R_COD < 20kΩ) 的短路條件下 t_{TIME_TO_TSD} 期間的有源電流限制。有關切斷延遲功能的詳細說明，請參見 節 6.3.4.2。通道關閉后，僅在通道溫度恢復到安全水平 (t_TSD – t_{TSD_HYS}) 后，通道才會重試。如果通道 INx 狀態在 I_LIM 條件下發生變化，則控制器會響應輸入狀態變化，例如關閉輸出。如果器件因 TSD 而關斷，且溫度仍高于安全水平，則器件不會響應輸入狀態變化，這意味著如果器件仍然過熱，即使切換 INx，器件也不會重新導通輸出。

圖 6-7 在基于熱關斷的重試模式下對短路的電流限制響應（截止延遲已禁用）

圖 6-8 顯示了每個低側 FET 的模擬電流限制電路的簡化原理圖。

圖 6-8 模擬電流限制和檢測圖

負載電阻對 TSD 之前功率耗散的影響

負載的電阻會影響通道在觸發熱關斷之前在線性區域中運行的時間。電阻的功能與線性壓降穩壓器 (LDO) 類似，其中較高的壓降需要器件消耗更多功率。

例如，以一個 24V 系統為例，5Ω 負載與 11Ω 負載的 I_LIM 設置為 1A。在不限制電流的情況下，這些電流分別消耗 4.8A 和 2.2A，但使用 I_LIM 功能時，這些電流調節至 1A。使用 basicI = V / R計算 FET 的線性區域電阻，以實現此 1A 電流限制：

重新排列 方程式 1 以求解 R_DS(ON)，然后插入加載 5Ω 和 11Ω 的系統值：

使用此電阻可計算 DRV81545 FET 內部耗散的功率：

如上面最后一個公式中所示，即使兩個負載都限制為 1A，DRV81545 的 5Ω 負載功耗也必須高于 11Ω 負載。此功率耗散與 FET 隨時間推移的溫升直接相關。耗散的功率越大，通道的熱關斷速度就越快。