ZHCSKM7I December 2019 – August 2025 DP83826E , DP83826I
PRODUCTION DATA
| 參數 | 最小值 | 標稱值 | 最大值 | 單位 | |
|---|---|---|---|---|---|
| 上電時序 | |||||
| T1 | 電壓斜坡持續時間(0% 至 100% VDDIO) | 0.5 | 50 | ms | |
| T2 | 電源時序控制 VDDA3V3,后跟 VDDIO 或 VDDIO,后跟 VDDA3V3 (2) (4) | 0 | 200 | ms | |
| T3 | 電壓斜坡持續時間(VDDA3V3 的 0% 至 100%) | 0.5 | 50 | ms | |
| T4 | POR 釋放時間/加電至 SMI 就緒:用于寄存器訪問的前導碼前上電穩定時間 | 50 | ms | ||
| T5 | 加電至 FLP | 1500 | ms | ||
| VDDA3V3 上的基座電壓,電源斜升前的 VDDIO | 0.3 | V | |||
| 復位時序 | |||||
| T1 | 復位脈沖寬度:能夠復位的最小復位脈沖寬度(無消抖電容) | 25 | μs | ||
| T2 | 重置為 SMI 就緒:用于寄存器訪問的前導碼前復位后穩定時間 | 2 | ms | ||
| T3 | 到 FLP 的復位 | 1500 | ms | ||
| 重置為 100M 信令(搭接模式) | 0.5 | ms | |||
| 重置為 RMII 主時鐘 | 0.2 | ms | |||
| 快速鏈路脈沖時序 | |||||
| T1 | 時鐘脈沖到時鐘脈沖周期 | 111 | 125 | 139 | μs |
| T2 | 時鐘脈沖到數據脈沖周期 | 55.5 | 62.5 | 69.5 | μs |
| T3 | 時鐘/數據脈沖寬度 | 104 | ns | ||
| T4 | FLP 突發到 FLP 突發周期 | 8 | 16 | 24 | ms |
| T5 | FLP 突發寬度 | 2 | ms | ||
| 突發寬度脈沖 | 17 | 33 | |||
| 鏈路接通時序 | |||||
| 使用搭接啟用快速鏈路丟失,150 米電纜 | 10 | μs | |||
| 使用模式 1 的快速鏈路丟失時間(信號/能量損失指示) | 10 | μs | |||
| 使用模式 2 的快速鏈路丟失時間(低 SNR 閾值)(5) | 10 | μs | |||
| 使用模式 3 的快速鏈路丟失時間(MLT3 錯誤計數)(5) | 10 | μs | |||
| 使用模式 4 的快速鏈路丟失時間(RX 錯誤計數) | 10 | μs | |||
| 使用模式 5 的快速鏈路丟失時間(解碼器鏈路丟失)(5) | 11 | μs | |||
| 100M EEE 時序 | |||||
| 睡眠時間 | 210 | μs | |||
| 靜態時間 | 20 | ms | |||
| 喚醒時間 (Tw_sys_tx) | 36 | μs | |||
| 刷新時間 | 200 | μs | |||
| 100M MII 接收時序 | |||||
| T1 | RX_CLK 高電平/低電平時間 | 16 | 20 | 24 | ns |
| T2 | RX_D[3:0]、RX_ER、RX_DV 相對于 RX_CLK 上升的延遲時間 | 20 | 28 | ns | |
| 100M MII 傳輸時序 | |||||
| T1 | TX_CLK 高電平/低電平時間 | 16 | 20 | 24 | ns |
| T2 | TX_D[3:0],TX_ER、TX_EN 設置為 TX_CLK | 10 | ns | ||
| T3 | TX_D[3:0]、TX_ER、TX_EN 相對于 TX_CLK 的保持時間 | 0 | ns | ||
| 10M MII 接收時序 | |||||
| T1 | RX_CLK 高電平/低電平時間(3) | 160 | 200 | 240 | ns |
| T2 | RX_D[3:0]、RX_ER、RX_DV 相對于 RX_CLK 上升的延遲時間(3) | 100 | 300 | ns | |
| 10M MII 傳輸時序 | |||||
| T1 | TX_CLK 高電平/低電平時間 | 190 | 200 | 210 | ns |
| T2 | TX_D[3:0],TX_ER、TX_EN 設置為 TX_CLK | 25 | ns | ||
| T3 | TX_D[3:0]、TX_ER、TX_EN 相對于 TX_CLK 的保持時間 | 0 | ns | ||
| 100M RMII 主時序 | |||||
| RMII 主時鐘周期 | 20 | ns | |||
| RMII 主時鐘占空比 | 35 | 65 | % | ||
| 100M RMII 從模式時序 | |||||
| T2 | TX_D[1:0],TX_ER、TX_EN 設置為基準時鐘上升 請參閱 RMII 發送時序。 | 4 | ns | ||
| T3 | TX_D[1:0]、TX_ER、TX_EN 相對于基準時鐘上升的保持時間。請參閱 RMII 發送時序。 | 2 | ns | ||
| T4 | RX_D[1:0]、RX_ER、CRS_DV 相對于基準時鐘上升的延遲時間。請參閱 RMII 接收時序。 | 4 | 14 | ns | |
| SMI 時序 | |||||
| T1 | MDC 至 MDIO(輸出)延遲時間 | 0 | 13 | ns | |
| T2 | MDIO(輸入)至 MDC 建立時間 | 10 | ns | ||
| T3 | MDIO(輸入)至 MDC 保持時間 | 10 | ns | ||
| T4 | MDC 頻率 | 2.5 | 24 | MHz | |
| 輸出時鐘時序(50M RMII 主時鐘) | |||||
| 頻率 (PPM) | 50 | ppm | |||
| 抖動(長期 500 個周期) | 450 | ps | |||
| 上升/下降時間 | 5 | ns | |||
| 占空比 | 40 | 60 | % | ||
| 輸出時鐘時序(25M 時鐘輸出) | |||||
| 頻率 (PPM) | 50 | ppm | |||
| 占空比 | 35 | 65 | % | ||
| 上升時間 | 4000 | ps | |||
| 下降時間 | 5000 | ps | |||
| 抖動(長期:500 個周期) | 300 | ps | |||
| 抖動(短期) | 250 | ps | |||
| 頻率 | 25 | MHz | |||
| 25MHz 輸入時鐘容差 | |||||
| 頻率容差(與 ElectChar_Sections 中的“PLL 輸出頻率 PPM”相同) | -50 | 50 | ppm | ||
| 上升/下降時間 | 5 | ns | |||
| 抖動容差 (RMS) | 50 | ps | |||
| 1kHz 時的輸入相位噪聲 | -98 | dBc/Hz | |||
| 10kHz 時的輸入相位噪聲 | -113 | dBc/Hz | |||
| 100kHz 時的輸入相位噪聲 | -113 | dBc/Hz | |||
| 1MHz 時的輸入相位噪聲 | -113 | dBc/Hz | |||
| 10MHz 時的輸入相位噪聲 | -113 | dBc/Hz | |||
| 占空比 | 40 | 60 | % | ||
| 50MHz 輸入時鐘容差 | |||||
| 頻率容差 | -50 | 50 | ppm | ||
| 上升/下降時間 | 5 | ns | |||
| 抖動容差 (RMS) | 50 | ps | |||
| 源自相位噪聲的抖動容差長期抖動(100,000 個周期) | ps | ||||
| 1kHz 時的輸入相位噪聲 | -87 | dBc/Hz | |||
| 10kHz 時的輸入相位噪聲 | -107 | dBc/Hz | |||
| 100kHz 時的輸入相位噪聲 | -107 | dBc/Hz | |||
| 1MHz 時的輸入相位噪聲 | -107 | dBc/Hz | |||
| 10MHz 時的輸入相位噪聲 | -107 | dBc/Hz | |||
| 占空比 | 40 | 60 | % | ||
| 延遲時序 | |||||
| MII 100M Tx(MII 到 MDI):上升沿 TX_CLK 在 MDI 上置位 TX_EN 至 SSD 符號、啟用 FAST RX_DV、100 米電纜 | 38 | 40 | ns | ||
| MII 100 Rx(MDI 到 MII):MDI 上的 SSD 符號到 RX_CLK 的上升沿、RX_DV 置位、啟用 FAST RX_DV、100 米電纜 | 166 | 170 | ns | ||
| MII 10M Tx(MII 到 MDI):在 MDI 上設置 TX_EN 至 SSD 符號的上升沿 TX_CLK | 540 | ns | |||
| RMII 從模式 100M Tx(RMII 到 MDI):從模式 RMII 上升沿 XI 時鐘,在 MDI 上置位 TX_EN 至 SSD 符號,啟用 FAST RX_DV,100 米電纜 | 88 | 96 | ns | ||
| RMII 主模式 100M Tx(RMII 到 MDI):RMII 主模式上升沿時鐘在 MDI 上置位 TX_EN 至 SSD 符號、啟用 FAST RX_DV、100 米電纜 | 88 | 96 | ns | ||
| RMII 從模式 10M Tx(RMII 到 MDI):RMII 從模式上升沿 XI 時鐘在 MDI 上置位 TX_EN 至 SSD 符號 | 1360 | ns | |||
| RMII 主模式 10M Tx(RMII 到 MDI):RMII 主模式上升沿時鐘在 MDI 上置位 TX_EN 至 SSD 符號 | 1360 | ns | |||
| MII 10M Rx(MDI 至 MII):MDI 上的 SSD 符號到 RX_CLK 的上升沿、RX_DV 置位、啟用 FAST RX_DV、100 米電纜 | 1640 | ns | |||
| RMII 從模式 100M Rx(MDI 到 RMII):MDI 上的 SSD 符號到 XI 時鐘的 RMII 從模式上升沿、CRS_DV 置位、啟用 FAST RX_DV、100 米電纜 | 268 | 288 | ns | ||
| RMII 主模式 100M Rx(MDI 到 RMII):MDI 上的 SSD 符號到主時鐘的主 RMII 上升沿、CRS_DV 置位 | 252 | 270 | ns | ||
| RMII 從模式 10M(MDI 至 RMII):MDI 上的 SSD 符號到 CRS_DV 置位的 XI 時鐘從模式 RMII 上升沿 (10M) | 2110 | 2152 | ns | ||
| RMII 主模式 10M(MDI 至 RMII):MDI 上的 SSD 符號到 CRS_DV 置位的時鐘主模式 RMII 上升沿 (10M) | 2110 | 2152 | ns | ||
| MII:XI 至 TXCLK 相位差(跨復位、下電上電) | 0 | 2 | 4 | ns | |