ZHCSKM7I December 2019 – August 2025 DP83826E , DP83826I
PRODUCTION DATA
PCB 布線存在損耗,長布線會降低信號質量。應使所有布線盡可能短。除非另有說明,否則所有信號布線必須為 50Ω 單端阻抗。差分布線必須為 100Ω 差分阻抗。確保阻抗始終可控。阻抗不連續性會產生反射,從而導致發射和信號完整性問題。對于所有信號布線(特別是差分信號對),必須避免出現殘樁。
圖 9-7 差分信號布線在差分對內,布線必須相互平行,長度匹配。匹配的長度可充分減小延遲差異,避免增加共模噪聲和發射。長度匹配對 MAC 接口連接也很重要。所有 MII 和 RMII 發送信號布線的長度必須相互匹配,所有 MII 和 RMII 接收信號布線的長度也必須相互匹配。
信號路徑布線不得存在交叉或過孔情形。過孔會導致阻抗不連續情形發生,必須最大限度減少過孔情形。在同一層布線差分信號對。不同層的信號之間至少要有一個返回路徑平面,否則不得存在交叉情形。差分對之間必須始終保持恒定的耦合距離。為提高便利性和效率,TI 建議首先布線關鍵信號(即 MDI 差分對、基準時鐘和 MAC IF 布線)。