日韩av高清在线看片,亚洲欧美日本久久综合网站,惠民福利亚洲国产毛片AAAAA无费看

ZHCSKM7I December 2019 – August 2025 DP83826E , DP83826I

PRODUCTION DATA

封裝選項(xiàng)

機(jī)械數(shù)據(jù) (封裝 | 引腳)

RHB|32
- MPQF130D

散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)

RHB|32
- QFND257K

訂購信息

8.1 概述

DP83826 是一款符合 IEEE802.3 10BASE-Te 與 100BASE-TX 標(biāo)準(zhǔn)的單端口物理層收發(fā)器。DP83826 旨在滿足嚴(yán)格的工業(yè)現(xiàn)場(chǎng)總線應(yīng)用需求，并具備超低延遲，確定的延遲變化（在復(fù)位和下電上電期間），XI 和 TX_CLK 之間的固定相位，低功耗和使用硬件自舉的配置（用于實(shí)現(xiàn)快速鏈接）。該器件支持標(biāo)準(zhǔn) MII 和 RMII（主模式和從模式），可直接連接到媒體訪問控制器 (MAC)。器件專用的 CLKOUT 引腳可用于為系統(tǒng)上的其他模塊提供時(shí)鐘。此外，PWRDN 引腳從上電復(fù)位 (POR) 開始控制 DP83826 的連接，并幫助設(shè)計(jì) DP83826 和主機(jī)片上系統(tǒng) (SoC) 或現(xiàn)場(chǎng)可編程門陣列 (FPGA) 控制器的異步上電。

該器件采用集成 LDO 的 3.3V 單電源供電設(shè)計(jì)，能夠提供內(nèi)部模塊所需的電壓軌。該器件允許使用 3.3V 或 1.8V 的 I/O 電壓接口，從而使 DP83826 能夠作為單電源 PHY 運(yùn)行。DP83826 中的自動(dòng)電源配置允許 VDDIO 電源的任意組合，不需要進(jìn)行額外的配置設(shè)置。

DP83826 采用能夠執(zhí)行均衡，數(shù)據(jù)恢復(fù)以及誤差糾正的混合信號(hào)處理，通過長度不超過 150 米的 CAT5e 雙絞線電纜實(shí)現(xiàn)穩(wěn)健運(yùn)行。

DP83826 使用硬件自舉在上電序列期間提供兩種可選模式。

基本模式
增強(qiáng)模式

通過使用當(dāng)今許多應(yīng)用中使用的通用引腳配置，基本模式可提供標(biāo)準(zhǔn)以太網(wǎng)應(yīng)用所需的所有功能，從而簡(jiǎn)化現(xiàn)有平臺(tái)中的評(píng)估和測(cè)試。集成的 MAC 和 MDI 終端簡(jiǎn)化了使用 DP83826 時(shí)的電路板設(shè)計(jì)。由一個(gè)具有 25MHz 外部晶振或振蕩器輸入的單個(gè) PLL 生成所需的全部時(shí)鐘輸出。

注：有關(guān)在使用通用標(biāo)準(zhǔn)以太網(wǎng)引腳排列的現(xiàn)有系統(tǒng)中使用 DP83826基本模式的分步方法，請(qǐng)參閱 SNLA338。

增強(qiáng)模式包括基本模式中描述的所有運(yùn)行模式，然而，引腳的改變可實(shí)現(xiàn)額外的特性。處于增強(qiáng)模式的DP83826 除了可用于標(biāo)準(zhǔn)以太網(wǎng)應(yīng)用外，還可用于以太網(wǎng)現(xiàn)場(chǎng)總線應(yīng)用。功能包括：

專用基準(zhǔn)時(shí)鐘輸出：CLKOUT（引腳31）可用于同步整個(gè)系統(tǒng)，從而降低延遲（減少 MAC 上的 FIFO）。這個(gè)時(shí)鐘在 POR 時(shí)啟用，并且在復(fù)位過程中保持可用。此功能還可減少其他 PHY 和板上主機(jī) SoC/FPGA 對(duì)專用時(shí)鐘的需求。
支持使用強(qiáng)制模式，MDI 或 MDIX 的專用硬件配置 (strap)，用于從 POR 和復(fù)位快速建立鏈路。
IEEE 斷電引腳：PWRDN（引腳 21）有助于 DP83826的異步上電和主機(jī) SoC/FPGA 控制，仍可以通過此專用引腳管理 DP83826 鏈路建立。
PHY 尋址非 MAC 接口引腳上的硬件自舉，以提高 MII 和 RMII MAC 接口引腳上的信號(hào)完整性。

有關(guān)兩種模式的引腳映射，請(qǐng)參閱 節(jié) 5 和 節(jié) 6。

要為這兩種模式配置硬件自舉，請(qǐng)參閱 節(jié) 8.4.1.1 和 節(jié) 8.4.1.2。