ZHCSJ67B December 2018 – January 2025 DP83825I
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 引腳配置和功能
- 5 規格
-
6 詳細說明
- 6.1 概述
- 6.2 功能方框圖
- 6.3 特性說明
- 6.4 器件功能模式
- 6.5 編程
- 6.6 器件寄存器
- 7 應用和實施
- 8 器件和文檔支持
- 9 修訂歷史記錄
- 10機械、封裝和可訂購信息
6.3.9 簡化媒體獨立接口 (RMII)
采用 RMII 規范（版本號：1.2）中規定的簡化媒體獨立接口 (RMII)。該接口旨在為第 22 條中指定的 IEEE 802.3 MII 提供一種引腳數更少的替代方案。從架構上講，RMII 規范在 MII 的任一側提供了一個額外的調節層，但在沒有 MII 的情況下可實現。能夠提供兩種 RMII 操作：RMII 從器件和 RMII 主器件。RMII 主模式下，通過連接 XI 引腳的 25MHz CMOS 級振蕩器或連接 XI 與 XO 引腳的 25MHz 晶體為 供電。50MHz 輸出時鐘以 為基準，可連接到 MAC。RMII 從機模式下， 由連接 XI 引腳的 50MHz CMOS 級振蕩器供電，并且與 MAC 共用同一時鐘。或者，在 RMII 從模式下，PHY 可通過主機 MAC 提供的 50MHz 時鐘運行。
RMII 規范具有以下特性：
- 支持 100BASE-TX 與 10BASE-Te。
- 從 MAC 到 PHY（或來自外部源）的單個時鐘基準
- 提供獨立的 2 位寬發送和接收數據路徑
- 使用與 MII 接口相同的 CMOS 信號電平
該模式下，發送與接收路徑均采用 50MHz 內部基準時鐘，每個時鐘周期可傳輸兩比特數據。
RMII 信號概述如 表 6-1 所示：
表 6-1 RMII 信號
| 功能 | 引腳 |
|---|---|
| 接收數據線 | TX_D[1:0] |
| 發送數據線 | RX_D[1:0] |
| 接收控制信號 | TX_EN |
| 發送控制信號 | CRS_DV |
圖 6-2 RMII 從信令
圖 6-3 RMII 主信令TX_D[1:0] 上的數據以 XI 引腳上的時鐘邊沿為基準鎖存在 PHY 上。對于 RX_D[1:0] 上的數據，以 XI 引腳上的時鐘邊沿為基準，鎖存在 MAC 上。
此外，CRX_DV 可被配置為 RX_DV 信號。這樣，就能夠通過一種更簡單的方法恢復接收數據，不需要將 RX_DV 與 CRS_DV 指示分開。