ZHCSYM3A July 2025 – August 2025 CC3300MOD , CC3301MOD
PRODUCTION DATA
圖 6-1 SDIO 默認輸入時序
圖 6-2 SDIO 默認輸出時序| 參數 | 說明 | 最小值 | 最大值 | 單位 |
|---|---|---|---|---|
| fclock | 時鐘頻率,CLK | 26 | MHz | |
| tHigh | 高電平周期 | 10 | ns | |
| tLow | 低電平周期 | 10 | ||
| tTLH | 上升時間,CLK | 10 | ||
| tTHL | 下降時間,CLK | 10 | ||
| tISU | 建立時間,在 CLK ↑ 前輸入有效 | 5 | ||
| tIH | 保持時間,在 CLK ↑ 后輸入有效 | 5 | ||
| tODLY | 延遲時間,CLK ↓ 到輸出有效 | 2 | 14 | |
| CL | 輸出中的容性負載 | 15 | 40 | pF |