ZHCSNR1 june 2023 AFE43902-Q1 , AFE53902-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 修訂歷史記錄
- 5 引腳配置和功能
- 6 規格
-
7 詳細說明
- 7.1 概述
- 7.2 功能方框圖
- 7.3 特性說明
- 7.4 器件功能模式
- 7.5 編程
- 7.6
寄存器映射
- 7.6.1 NOP 寄存器（地址 = 00h）[復位 = 0000h]
- 7.6.2 DAC-x-VOUT-CMP-CONFIG 寄存器（地址 = 15h、03h）[復位 = 0400h]
- 7.6.3 COMMON-CONFIG 寄存器（地址 = 1Fh）[復位 = 03F9h]
- 7.6.4 COMMON-TRIGGER 寄存器（地址 = 20h）[復位 = 0000h]
- 7.6.5 COMMON-PWM-TRIG 寄存器（地址 = 21h）[復位 = 0001h]
- 7.6.6 GENERAL-STATUS 寄存器（地址 = 22h）[復位 = 2068h]
- 7.6.7 DEVICE-MODE-CONFIG 寄存器（地址 = 25h）[復位 = 8040h]
- 7.6.8 INTERFACE-CONFIG 寄存器（地址 = 26h）[復位 = 0000h]
- 7.6.9 STATE-MACHINE-CONFIG0 寄存器（地址 = 27h）[復位 = 0003h]
- 7.6.10 SRAM-CONFIG 寄存器（地址 = 2Bh）[復位 = 0000h]
- 7.6.11 SRAM-DATA 寄存器（地址 = 2Ch）[復位 = 0000h]
- 7.6.12 Xx-TEMPERATURE 寄存器（SRAM 地址 = 20h、22h、24h）[復位 = 0000h]
- 7.6.13 Yx-TEMPERATURE 寄存器（SRAM 地址 = 21h、23h、25h）[復位 = 0000h]
- 7.6.14 Xx-OUTPUT 寄存器（SRAM 地址 = 26h、28h、2Ah、2Ch）[復位 = 0000h]
- 7.6.15 Yx-OUTPUT 寄存器（SRAM 地址 = 27h、29h、2Bh、2Dh）[復位 = 0000h]
- 7.6.16 PWM-FREQUENCY 寄存器（SRAM 地址 = 2Eh）[復位 = 0000h]
- 8 應用和實施
- 9 器件和文檔支持
- 10機械、封裝和可訂購信息
5 引腳配置和功能
圖 5-1 RTE 封裝，16 引腳 WQFN（頂視圖）表 5-1 引腳功能
| 引腳 | 類型 | 說明 | |
|---|---|---|---|
| 編號 | 名稱 | ||
| 1 | FB0 | 輸入 | 通過上拉電阻將此引腳連接到 VDD。 |
| 2 | AIN0 | 輸入 | ADC0 的模擬輸入。 |
| 3 | NC | — | 未連接。 |
| 4 | NC | — | 未連接。 |
| 5 | NC/SDO | 輸出 | 此引腳可配置為 SDO。對于 SDO 模式，通過外部上拉電阻將此引腳連接到 I/O 電壓。 |
| 6 | SCL/SYNC | 輸出 | I2C 串行接口時鐘或 SPI 芯片選擇輸入。使用外部上拉電阻器將此引腳連接到 I/O 電壓。 |
| 7 | A0/SDI | 輸入 | 用于 I2C 的地址配置輸入或用于 SPI 的串行數據輸入。對于 A0 功能中，將此引腳連接到 VDD、AGND、SDA 或 SCL 以進行地址配置。對于 SDI 功能，無需上拉或下拉此引腳。 |
| 8 | SDA/SCLK/PWM | 輸入/輸出 | 雙向 I2C 串行數據總線或 SPI 時鐘輸入。使用外部上拉電阻器將此引腳連接到 I/O 電壓。該引腳用作多斜率熱折返的 PWM 輸出。將 MODE 引腳拉至高電平以啟用 PWM 輸出。 |
| 9 | NC | — | 未連接。 |
| 10 | NC | — | 未連接。 |
| 11 | OUT1 | 輸出 | 對于電壓輸出，此引腳是 DAC 通道 0 的模擬輸出。 在 PWM 輸出模式下，將此引腳保持未連接狀態。 |
| 12 | FB1 | 輸入 | 對于電壓輸出，此引腳是 DAC 通道 0 的電壓反饋輸入。將此引腳連接到 OUT0 以實現閉環放大器輸出。 在 PWM 輸出模式下，將此引腳保持未連接狀態。 |
| 13 | CAP | 功率 | 用于內部 LDO 的外部旁路電容器。在 CAP 和 AGND 間連接一個電容器（約 1.5μF）。 |
| 14 | 模擬接地 (AGND) | 接地 | 此器件上用于所有電路的接地參考點。 |
| 15 | VDD | 功率 | 電源電壓：1.8V 至 5.5V |
| 16 | VREF/MODE | 輸入 | 外部基準或接口模式選擇輸入。在 VREF/MODE 和 AGND 之間連接一個電容（約 0.1μF）。當外部基準未使用時，應使用一個上拉電阻器連接到 VDD。確保該引腳不會在 VDD 之前斜升。如果使用外部基準或處于接口選擇模式時，需確保基準電壓在 VDD 之后斜升。將該引腳拉至低電平可啟用 I2C 或 SPI 通信。將該引腳拉至高電平可啟用 PWM 輸出。 |
| 散熱焊盤 | 散熱焊盤 | 接地 | 將散熱焊盤連接至 AGND。 |