ZHCSX40B September 2024 – June 2025 ADC3668 , ADC3669
PRODUCTION DATA
SYSREF 輸入信號的上升沿必須與采樣時鐘的下降沿對齊,以更大限度地增加建立和保持時間。SYSREF 信號在采樣時鐘的上升沿加 60ps 時進行內部采樣。
該器件包含一個內部 SYSREF 監測電路,用于檢測在 SYSREF 采樣時刻附近可能出現的 SYSREF 邏輯電平亞穩態情況,該情況可能會導致不同器件之間出現錯位情況。SYSREF 監測電路通過檢測 SYSREF 邏輯狀態轉換是否發生在采樣時鐘上升沿的 -60ps 至 +140ps 范圍內,從而提供有關 SYSREF/時鐘失準的信息。該電路用于檢測并觸發與以下匹配 SYSREF 窗口對應的其中一個 SYSREF XOR 標志:
SYSREF 監控寄存器會在 SYSREF 的每個上升沿更新。<SYSREF DET> 寄存器 (D6) 是粘滯寄存器(表示檢測到 SYSREF 邊沿),需要手動清零。
圖 8-18 中的示例顯示了未對齊的 SYSREF 信號,其中 SYSREF 信號的到達時間遠遠晚于采樣時鐘下降沿。在本例中,延遲的 SYSREF 信號在“B”和“C”觸發器之間切換,從而觸發了 XOR2 標志。XOR 標志在寄存器 0x140 中報告。在本例中,寄存器 0x140 讀回 0x62,如表 8-3 所示。
| ADDR | D7 | D6 | D5 | D4 | D3 | D2 | D1 | D0 |
|---|---|---|---|---|---|---|---|---|
| 0x140 | 0 | SYSREF DET | SYSREF OR | SYSREF X5 | SYSREF X4 | SYSREF X3 | SYSREF X2 | SYSREF X1 |
| 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 |