產(chǎn)品詳情

DSP type 3 C64x+ DSP (max) (MHz) 850, 1000, 1200 CPU 32-/64-bit Operating system DSP/BIOS Ethernet MAC 10/100/1000 Rating Catalog Operating temperature range (°C) -40 to 95
DSP type 3 C64x+ DSP (max) (MHz) 850, 1000, 1200 CPU 32-/64-bit Operating system DSP/BIOS Ethernet MAC 10/100/1000 Rating Catalog Operating temperature range (°C) -40 to 95
FCBGA (CUN) 561 529 mm2 23 x 23
  • Key Features
    • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time: 0.83 ns (1.2-GHz Device); 1 ns (1-GHz Device); 1.18 ns (850-MHz Device)
    • Clock Rate: 1 GHz to 1.2 GHz (1.2-GHz Device); 1 GHz (1-GHz Device); 850 MHz (850-MHz Device)
    • Commercial Temperature and Extended Tmperature
    • 3 TMS320C64x+? DSP Cores; Six RSAs for CDMA Processing (2 per core)
    • Enhanced VCP2/TCP2
    • Frame Synchronization Interface
    • 16-/32-Bit DDR2-667 Memory Controller
    • EDMA3 Controller
    • Antenna Interface
    • Two 1x Serial RapidIO? Links, v1.2 Compliant
    • One 1.8-V Inter-Integrated Circuit (I2C) Bus
    • Two 1.8-V McBSPs
    • 1000 Mbps Ethernet MAC (EMAC)
    • Six 64-Bit General-Purpose Timers
    • 16 General-Purpose I/O (GPIO) Pins
    • Internal Semaphore Module non-UMTS Systems
    • System PLL and PLL Controller/DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time:
      • 1.2-GHz Device: 1.0-ns to 0.83-ns
      • 1-GHz Device: 1-ns
      • 850-MHz Device: 1.18 ns
    • Clock Rate:
      • 1.2-GHz Device: 1-GHz to 1.2-GHz
      • 1-GHz Device: 1-GHz
      • 850-MHz Device: 850 MHz
    • Eight 32-Bit Instructions/Cycle
    • Commercial Temperature:
      • 1.2-GHz Device: 0°C to 95°C
      • 1-GHz Device: 0°C to 100°C
      • 850-MHZ and 1-GHz Device: 0°C to 100°C
    • Extended Temperature:
      • 1.2-GHz Device: -40°C to 95°C(1)
      • 1-GHz Device: -40°C to 100°C
  • 3 TMS320C64x+? DSP Cores
    • Dedicated SPLOOP Instructions
    • Compact Instructions (16-Bit)
    • Exception Handling
  • TMS320C64x+ Megamodule L1/L2 Memory Architecture
    • 256 K-Bit (32 K-Byte) L1P Program Cache [Direct Mapped]
    • 256 K-Bit (32 K-Byte) L1D Data Cache [2-Way Set-Associative]
    • 512 K-Bit (64 K-Byte) L3 ROM
  • Enhanced VCP2
    • Supports Over 694 7.95-Kbps AMR
  • Enhanced Turbo Decoder Coprocessor (TCP2)
    • Supports up to Eight 2-Mbps 3 GPP (6 Iterations)
  • Endianness: Little Endian, Big Endian
  • Frame Synchronization Interface
    • Time Alignment Between Internal Subsystems, External Devices/System
    • OBSAI RP1 Compliant for Frame Burst Data
    • Alternate Interfaces for non-RP1 and non-UMTS Systems
  • 16-/32-Bit DDR2-667 Memory Controller
  • EDMA3 Controller (64 Independent Channels)
  • Antenna Interface
    • 6 Configurable Links (Full Duplex)
    • Supports OBSAI RP3 Protocol, v1.0: 768-Mbps, 1.536-, 3.072-Gbps Link Rates
    • Supports CPRI Protocol V2.0:614.4-Mbps, 1.2288-, 2.4576-Gbps Link Rates
    • Clock Input Independent or Shared with CPU (Selectable at Boot-Time)
  • Two 1x Serial RapidIO? Links, v1.2 Compliant
    • 1.25-, 2.5-, 3.125-Gbps Link Rates
    • Message Passing and DirectIO Support
    • Error Management Extensions and Congestion Control
  • One 1.8-V Inter-Integrated Circuit (I2C) Bus
  • Two 1.8-V McBSPs
  • 1000 Mbps Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Supports SGMII, v1.8 Compliant
    • 8 Independent Transmit (TX) and 8 Independent Receive (RX) Channels
  • Six 64-Bit General-Purpose Timers
    • Configurable up to Twelve 32-Bit Timers
    • Configurable in a Watchdog Timer mode
  • 16 General-Purpose I/O (GPIO) Pins
  • Internal Semaphore Module
    • Software Method to Control Access to Shared Resources
    • 32 General Purpose Semaphore Resources
  • System PLL and PLL Controller
  • DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • IEEE-1149.1 and IEEE-1149.6 (JTAG?) Boundary-Scan-Compatible
  • 561-Pin Ball Grid Array (BGA) Packages (CUN, GUN, or ZUN Suffix), 0.8-mm Ball Pitch
  • 0.065-μm/7-Level Cu Metal Process (CMOS)
  • SmartReflex? Class 0 Enabled - 0.9-V to 1.2-V Adaptive Core Voltage
  • 1.8-V, 1.1-V I/Os

(1)Note: Advance Information is presented in this document for the C6474 1.2-GHz extended temperature device.

All trademarks are the property of their respective owners.
  • Key Features
    • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time: 0.83 ns (1.2-GHz Device); 1 ns (1-GHz Device); 1.18 ns (850-MHz Device)
    • Clock Rate: 1 GHz to 1.2 GHz (1.2-GHz Device); 1 GHz (1-GHz Device); 850 MHz (850-MHz Device)
    • Commercial Temperature and Extended Tmperature
    • 3 TMS320C64x+? DSP Cores; Six RSAs for CDMA Processing (2 per core)
    • Enhanced VCP2/TCP2
    • Frame Synchronization Interface
    • 16-/32-Bit DDR2-667 Memory Controller
    • EDMA3 Controller
    • Antenna Interface
    • Two 1x Serial RapidIO? Links, v1.2 Compliant
    • One 1.8-V Inter-Integrated Circuit (I2C) Bus
    • Two 1.8-V McBSPs
    • 1000 Mbps Ethernet MAC (EMAC)
    • Six 64-Bit General-Purpose Timers
    • 16 General-Purpose I/O (GPIO) Pins
    • Internal Semaphore Module non-UMTS Systems
    • System PLL and PLL Controller/DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time:
      • 1.2-GHz Device: 1.0-ns to 0.83-ns
      • 1-GHz Device: 1-ns
      • 850-MHz Device: 1.18 ns
    • Clock Rate:
      • 1.2-GHz Device: 1-GHz to 1.2-GHz
      • 1-GHz Device: 1-GHz
      • 850-MHz Device: 850 MHz
    • Eight 32-Bit Instructions/Cycle
    • Commercial Temperature:
      • 1.2-GHz Device: 0°C to 95°C
      • 1-GHz Device: 0°C to 100°C
      • 850-MHZ and 1-GHz Device: 0°C to 100°C
    • Extended Temperature:
      • 1.2-GHz Device: -40°C to 95°C(1)
      • 1-GHz Device: -40°C to 100°C
  • 3 TMS320C64x+? DSP Cores
    • Dedicated SPLOOP Instructions
    • Compact Instructions (16-Bit)
    • Exception Handling
  • TMS320C64x+ Megamodule L1/L2 Memory Architecture
    • 256 K-Bit (32 K-Byte) L1P Program Cache [Direct Mapped]
    • 256 K-Bit (32 K-Byte) L1D Data Cache [2-Way Set-Associative]
    • 512 K-Bit (64 K-Byte) L3 ROM
  • Enhanced VCP2
    • Supports Over 694 7.95-Kbps AMR
  • Enhanced Turbo Decoder Coprocessor (TCP2)
    • Supports up to Eight 2-Mbps 3 GPP (6 Iterations)
  • Endianness: Little Endian, Big Endian
  • Frame Synchronization Interface
    • Time Alignment Between Internal Subsystems, External Devices/System
    • OBSAI RP1 Compliant for Frame Burst Data
    • Alternate Interfaces for non-RP1 and non-UMTS Systems
  • 16-/32-Bit DDR2-667 Memory Controller
  • EDMA3 Controller (64 Independent Channels)
  • Antenna Interface
    • 6 Configurable Links (Full Duplex)
    • Supports OBSAI RP3 Protocol, v1.0: 768-Mbps, 1.536-, 3.072-Gbps Link Rates
    • Supports CPRI Protocol V2.0:614.4-Mbps, 1.2288-, 2.4576-Gbps Link Rates
    • Clock Input Independent or Shared with CPU (Selectable at Boot-Time)
  • Two 1x Serial RapidIO? Links, v1.2 Compliant
    • 1.25-, 2.5-, 3.125-Gbps Link Rates
    • Message Passing and DirectIO Support
    • Error Management Extensions and Congestion Control
  • One 1.8-V Inter-Integrated Circuit (I2C) Bus
  • Two 1.8-V McBSPs
  • 1000 Mbps Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Supports SGMII, v1.8 Compliant
    • 8 Independent Transmit (TX) and 8 Independent Receive (RX) Channels
  • Six 64-Bit General-Purpose Timers
    • Configurable up to Twelve 32-Bit Timers
    • Configurable in a Watchdog Timer mode
  • 16 General-Purpose I/O (GPIO) Pins
  • Internal Semaphore Module
    • Software Method to Control Access to Shared Resources
    • 32 General Purpose Semaphore Resources
  • System PLL and PLL Controller
  • DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • IEEE-1149.1 and IEEE-1149.6 (JTAG?) Boundary-Scan-Compatible
  • 561-Pin Ball Grid Array (BGA) Packages (CUN, GUN, or ZUN Suffix), 0.8-mm Ball Pitch
  • 0.065-μm/7-Level Cu Metal Process (CMOS)
  • SmartReflex? Class 0 Enabled - 0.9-V to 1.2-V Adaptive Core Voltage
  • 1.8-V, 1.1-V I/Os

(1)Note: Advance Information is presented in this document for the C6474 1.2-GHz extended temperature device.

All trademarks are the property of their respective owners.

The TMS320C64x+ DSPs (including the TMS320C6474 device) are the highest-performance multicore DSP generation in the TMS320C6000™ DSP platform.

The C6474 device is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI).

The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform.

The TMS320C64x+ DSPs (including the TMS320C6474 device) are the highest-performance multicore DSP generation in the TMS320C6000™ DSP platform.

The C6474 device is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI).

The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform.
下載 觀看帶字幕的視頻 視頻
TI 不提供設(shè)計(jì)支持

TI 不會(huì)為該產(chǎn)品的新工程（例如新內(nèi)容或軟件更新）提供持續(xù)的設(shè)計(jì)支持。如可用，您將在產(chǎn)品文件夾中找到相關(guān)的配套資料、軟件和工具。您也可以在 TI E2ETM 支持論壇中搜索已歸檔的信息。

技術(shù)文檔

star =有關(guān)此產(chǎn)品的 TI 精選熱門文檔
未找到結(jié)果。請(qǐng)清除搜索并重試。
查看全部 48
類型 標(biāo)題 下載最新的英語版本 日期
* 數(shù)據(jù)表 TMS320C6474 Multicore Digital Signal Processor Data Manual 數(shù)據(jù)表 (Rev. H) 2011年 4月 11日
* 勘誤表 TMS320C6474 DSP Silicon Errata (Silicon Revisions 2.1, 1.3, 1.2) (Rev. C) 2011年 3月 11日
應(yīng)用手冊(cè) 如何將 CCS 3.x 工程遷移至最新的 Code Composer Studio? (CCS) (Rev. A) 英語版 (Rev.A) PDF | HTML 2021年 5月 19日
用戶指南 SYS/BIOS (TI-RTOS Kernel) User's Guide (Rev. V) 2020年 6月 1日
應(yīng)用手冊(cè) Error Detection and Correction Mechanism of TMS320C64x+/C674x (Rev. A) 2013年 7月 19日
更多文獻(xiàn)資料 Picture it: DSPs in medical imaging (Rev. C) 2013年 7月 12日
應(yīng)用手冊(cè) Multicore Programming Guide (Rev. B) 2012年 8月 29日
用戶指南 TMS320C6474 DSP EMAC/MDIO Module Reference Guide (Rev. B) 2012年 3月 2日
應(yīng)用手冊(cè) Introduction to TMS320C6000 DSP Optimization 2011年 10月 6日
用戶指南 TMS320C6474 DSP Enhanced DMA (EDMA3) Controller User's Guide (Rev. B) 2011年 7月 1日
用戶指南 Bootloader User's Guide for the TMS320C645x/C647x DSP (Rev. G) 2011年 6月 3日
用戶指南 TMS320C6474 DSP DDR2 Memory Controller User's Guide (Rev. D) 2011年 6月 2日
應(yīng)用手冊(cè) Tuning VCP2 and TCP2 Bit Error Rate Performance 2011年 2月 11日
用戶指南 TMS320C6474 Serial RapidIO (SRIO) User's Guide (Rev. D) 2011年 2月 3日
應(yīng)用手冊(cè) TMS320C6474 Hardware Design Guide (Rev. B) 2010年 8月 3日
用戶指南 TMS320C64x+ DSP Megamodule Reference Guide (Rev. K) 2010年 8月 3日
用戶指南 TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (Rev. J) 2010年 7月 30日
用戶指南 TMS320C6474 DSP Multichannel Buffered Serial Port (McBSP) User's Guide (Rev. A) 2010年 5月 18日
用戶指南 TMS320C6474 DSP Viterbi-Decoder Coprocessor 2 Reference Guide (Rev. B) 2009年 12月 8日
用戶指南 TMS320C6474 DSP Inter-Integrated Circuit (I2C) Module User's Guide (Rev. A) 2009年 10月 28日
應(yīng)用手冊(cè) Connecting Antenna Interface (AIF) With TDM Bridge Chip (IDT 80HFC001) 2009年 8月 28日
應(yīng)用手冊(cè) Direct I/O Library 2009年 8月 28日
應(yīng)用手冊(cè) Using the TMS320C6474 Antenna Interface (AIF) for Inter-DSP Communication 2009年 8月 28日
應(yīng)用手冊(cè) TMS320C6474 DDR2 Implementation Guidelines (Rev. A) 2009年 8月 4日
應(yīng)用手冊(cè) How to Approach Inter-Core Communication on TMS320C6474 2009年 1月 27日
應(yīng)用手冊(cè) Inter-Core Communication on TMS320C6474 2009年 1月 12日
應(yīng)用手冊(cè) TPS40197 Reference Design 2008年 12月 17日
白皮書 See the difference:DSPs in medical imaging 2008年 10月 31日
應(yīng)用手冊(cè) Migrating from TMS320C6455 to TMS320C6474 2008年 10月 14日
應(yīng)用手冊(cè) TMS320C6474 Power Consumption Summary 2008年 10月 14日
用戶指南 TMS320C6474 Antenna Interface User's Guide 2008年 10月 14日
應(yīng)用手冊(cè) TMS320C6474 Common Bus Architecture (CBA) Throughput 2008年 10月 14日
用戶指南 TMS320C6474 DSP 64-Bit Timer User's Guide 2008年 10月 14日
用戶指南 TMS320C6474 DSP Chip Interrupt Controller (CIC) User's Guide 2008年 10月 14日
用戶指南 TMS320C6474 DSP General-Purpose Input/Output (GPIO) User's Guide 2008年 10月 14日
用戶指南 TMS320C6474 DSP Power/Sleep Controller (PSC) User’s Guide 2008年 10月 14日
用戶指南 TMS320C6474 DSP Software-Programmable Phase-Locked Loop (PLL) Controller UG 2008年 10月 14日
用戶指南 TMS320C6474 DSP Turbo-Decoder Coprocessor 2 (TCP2) Reference Guide 2008年 10月 14日
用戶指南 TMS320C6474 Frame Synchronization User's Guide 2008年 10月 14日
應(yīng)用手冊(cè) TMS320C6474 Module Throughput Application Report 2008年 10月 14日
應(yīng)用手冊(cè) TMS320C6474 Multicore Digital Signal Processor Technical Brief 2008年 10月 14日
應(yīng)用手冊(cè) TMS320C6474 SERDES Implementation Guidelines 2008年 10月 14日
用戶指南 TMS320C6474 Semaphore User's Guide 2008年 10月 14日
應(yīng)用手冊(cè) C6474 (x4) Power Using Modules 2008年 10月 1日
應(yīng)用手冊(cè) C6474 (x2) Power Using Modules 2008年 9月 30日
應(yīng)用手冊(cè) Migrating from EDMA v2.0 to EDMA v3.0 TMS320C64X DSP (Rev. A) 2008年 8月 21日
應(yīng)用手冊(cè) Migrating from TMS320C64x to TMS320C64x+ (Rev. A) 2005年 10月 20日
用戶指南 High-Speed DSP Systems Design Reference Guide 2005年 5月 20日

設(shè)計(jì)和開發(fā)

如需其他信息或資源，請(qǐng)點(diǎn)擊以下任一標(biāo)題進(jìn)入詳情頁面查看（如有）。

調(diào)試探針

TMDSEMU200-U — XDS200 USB 調(diào)試探針

XDS200 是用于調(diào)試 TI 嵌入式器件的調(diào)試探針（仿真器）。? 與低成本的 XDS110 和高性能的 XDS560v2 相比，XDS200 在低成本和高性能之間實(shí)現(xiàn)了平衡。? 它在單個(gè)倉體中支持廣泛的標(biāo)準(zhǔn)（IEEE1149.1、IEEE1149.7、SWD）。所有 XDS 調(diào)試探針在所有具有嵌入式跟蹤緩沖器 (ETB) 的 Arm? 和 DSP 處理器中均支持內(nèi)核和系統(tǒng)跟蹤。??對(duì)于引腳上的內(nèi)核跟蹤，則需要使用?XDS560v2 PRO TRACE。

XDS200 通過 TI 20 引腳連接器（帶有適用于 TI 14 引腳、Arm Cortex? 10 引腳和 Arm 20 (...)

TI.com 上無現(xiàn)貨
調(diào)試探針

TMDSEMU560V2STM-U — XDS560? 軟件 v2 系統(tǒng)跟蹤 USB 調(diào)試探針

XDS560v2 是 XDS560™ 系列調(diào)試探針中性能非常出色的產(chǎn)品，同時(shí)支持傳統(tǒng) JTAG 標(biāo)準(zhǔn) (IEEE1149.1) 和 cJTAG (IEEE1149.7)。請(qǐng)注意，它不支持串行線調(diào)試 (SWD)。

所有 XDS 調(diào)試探針在所有具有嵌入式跟蹤緩沖器 (ETB) 的 ARM 和 DSP 處理器中均支持內(nèi)核和系統(tǒng)跟蹤。對(duì)于引腳上的跟蹤，需要 XDS560v2 PRO TRACE。

XDS560v2 通過 MIPI HSPT 60 引腳連接器（帶有多個(gè)用于 TI 14 引腳、TI 20 引腳和 ARM 20 引腳的適配器）連接到目標(biāo)板，并通過 USB2.0 高速 (480Mbps) (...)

TI.com 上無現(xiàn)貨
調(diào)試探針

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 系統(tǒng)跟蹤 USB 和以太網(wǎng)

XDS560v2 System Trace 是 XDS560v2 系列高性能 TI 處理器調(diào)試探針（仿真器）的第一種型號(hào)。XDS560v2 是 XDS 系列調(diào)試探針中性能最高的一款，同時(shí)支持傳統(tǒng) JTAG 標(biāo)準(zhǔn) (IEEE1149.1) 和 cJTAG (IEEE1149.7)。

XDS560v2 System Trace 在其巨大的外部存儲(chǔ)器緩沖區(qū)中加入了系統(tǒng)引腳跟蹤。這種外部存儲(chǔ)器緩沖區(qū)適用于指定的 TI 器件，通過捕獲相關(guān)器件級(jí)信息，獲得準(zhǔn)確的總線性能活動(dòng)和吞吐量，并對(duì)內(nèi)核和外設(shè)進(jìn)行電源管理。此外，對(duì)于帶有嵌入式緩沖跟蹤器 (ETB) 的所有 ARM 和 DSP 處理器，所有 XDS (...)

TI.com 上無現(xiàn)貨
調(diào)試探針

LB-3P-TRACE32-DSP — 適用于數(shù)字信號(hào)處理器 (DSP) 的 Lauterbach TRACE32 調(diào)試和跟蹤系統(tǒng)

Lauterbach‘s TRACE32? tools are a suite of leading-edge hardware and software components that enables developers to analyze, optimize and certify all kinds of single- or multi-core Digital Signal processors (DSPs) which are a popular choice for audio and video processing as well as radar data (...)

來源：Lauterbach GmbH
View Options
軟件開發(fā)套件 (SDK)

LINUXMCSDK — 用于 C66x、C647x 和 C645x 的 Linux MCSDK

NOTE: K2x, C665x and C667x devices are now actively maintained on the Processor-SDK release stream. See links above.

Our Multicore Software Development Kits (MCSDK) provide highly-optimized bundles of foundational, platform-specific drivers to enable development on selected TI ARM and DSP devices. (...)

支持的產(chǎn)品和硬件

支持的產(chǎn)品和硬件

產(chǎn)品
數(shù)字信號(hào)處理器 (DSP)
TMS320C6455 — C64x+ 頻率高達(dá) 1.2GHz、具有 64 位 EMIFA、32 位和 16 位 DDR2、1Gbps 以太網(wǎng)的定點(diǎn) DSP TMS320C6457 — 通信基礎(chǔ)設(shè)施數(shù)字信號(hào)處理器 TMS320C6472 — 定點(diǎn)數(shù)字信號(hào)處理器 TMS320C6474 — 多核數(shù)字信號(hào)處理器 TMS320C6670 — 用于通信和電信的 4 核定點(diǎn)和浮點(diǎn) DSP TMS320C6678 — 高性能八核 C66x 定點(diǎn)和浮點(diǎn) DSP- 高達(dá) 1.25GHz
硬件開發(fā)
評(píng)估板
TMDSDSK6455 — TMS320C6455 DSP 入門套件 (DSK)
下載選項(xiàng)
軟件開發(fā)套件 (SDK)

MEDIMGSTK-C66X — 用于醫(yī)療成像的 TI 嵌入式處理器軟件工具套件 (STK-MED) - 用于基于 C66x 和 C64x+ 的處理器

The TI Embedded Processor Software Toolkit for Medical Imaging (STK-MED) is a collection of several standard ultrasound and optical coherence tomography (OCT) algorithms for TI’s C66x? and C64x+™ architecture. The algorithms showcase how medical imaging functions can leverage the C66x and (...)
支持的產(chǎn)品和硬件

支持的產(chǎn)品和硬件

產(chǎn)品
數(shù)字信號(hào)處理器 (DSP)
DM505 — 適用于視覺分析的 SoC，采用 15mm 封裝 SM320C6678-HIREL — 高可靠性產(chǎn)品高性能 8 核 C6678 定點(diǎn)和浮點(diǎn) DSP TMS320C6454 — C64x+ 定點(diǎn) DSP - 高達(dá) 1GHz、64 位 EMIFA、32/16 位 DDR2、1Gbps 以太網(wǎng) TMS320C6455 — C64x+ 頻率高達(dá) 1.2GHz、具有 64 位 EMIFA、32 位和 16 位 DDR2、1Gbps 以太網(wǎng)的定點(diǎn) DSP TMS320C6457 — 通信基礎(chǔ)設(shè)施數(shù)字信號(hào)處理器 TMS320C6472 — 定點(diǎn)數(shù)字信號(hào)處理器 TMS320C6474 — 多核數(shù)字信號(hào)處理器
下載選項(xiàng)
驅(qū)動(dòng)程序或庫

NDKTCPIP — TI-RTOS 網(wǎng)絡(luò)

TI-RTOS Networking（以前稱為 NDK 或網(wǎng)絡(luò)開發(fā)者套件）將雙模式 IPv4/IPv6 堆棧與一些網(wǎng)絡(luò)應(yīng)用結(jié)合在一起。作為 TI-RTOS 的一部分，TI-RTOS Networking 支持適用于支持以太網(wǎng)的 MCU 以及基于高性能 TMS320C6000? DSP 的器件。
用戶指南: PDF
下載選項(xiàng)
驅(qū)動(dòng)程序或庫

SPRC122 — C62x/C64x Fast Run-Time Support Library

The C62x/64x FastRTS Library is an optimized, floating-point function library for C programmers using either TMS320C62x or TMS320C64x devices. These routines are typically used in computationally intensive real-time applications where optimal execution speed is critical. By replacing the current (...)

支持的產(chǎn)品和硬件

支持的產(chǎn)品和硬件

產(chǎn)品
數(shù)字信號(hào)處理器 (DSP)
SM320C6201-EP — 增強(qiáng)型產(chǎn)品 C6201 定點(diǎn) DSP SM320C6455-EP — C6455 定點(diǎn) DSP（增強(qiáng)型產(chǎn)品） SMJ320C6201B — 軍用定點(diǎn)數(shù)字信號(hào)處理器 SMJ320C6203 — 軍用級(jí) C62x 定點(diǎn) DSP - 陶瓷封裝 TMS320C6202B — C62x 定點(diǎn) DSP- 高達(dá) 300MHz、384KB TMS320C6203B — C62x 定點(diǎn) DSP- 高達(dá) 300MHz、896KB TMS320C6204 — 定點(diǎn)數(shù)字信號(hào)處理器 TMS320C6205 — 定點(diǎn)數(shù)字信號(hào)處理器 TMS320C6211B — C62x 定點(diǎn) DSP- 高達(dá) 167MHz TMS320C6412 — C64x 定點(diǎn) DSP- 高達(dá) 720MHz、McBSP、McASP、I2cC、以太網(wǎng) TMS320C6414 — C64x 定點(diǎn) DSP - 高達(dá) 720MHz、McBSP TMS320C6414T — C64x 定點(diǎn) DSP - 高達(dá) 1GHz、McBSP TMS320C6415 — C64x 定點(diǎn) DSP - 高達(dá) 720MHz、McBSP、PCI TMS320C6415T — C64x 定點(diǎn) DSP - 高達(dá) 850MHz、McBSP、PCI TMS320C6416 — C64x 定點(diǎn) DSP- 高達(dá) 720MHz、McBSP、PCI、VCP/TCP TMS320C6416T — C64x 定點(diǎn) DSP - 高達(dá) 850MHz、McBSP、PCI、VCP/TCP TMS320C6421 — C64x+ 定點(diǎn) DSP - 高達(dá) 600MHz、8 位 EMIFA、16 位 DDR2、SDRAM TMS320C6421Q — C64x+ 定點(diǎn) DSP- 高達(dá) 600MHz、8 位 EMIFA、16 位 DDR2 TMS320C6424 — C64x+ 定點(diǎn) DSP - 高達(dá) 600MHz、16/8 位 EMIFA、32/16 位 DDR2、SDRAM TMS320C6424Q — C64x+ 定點(diǎn) DSP - 高達(dá) 600MHz、16/8 位 EMIFA、32/16 位 DDR2 TMS320C6452 — C64x+ 定點(diǎn) DSP- 高達(dá) 900MHz、1Gbps 以太網(wǎng) TMS320C6454 — C64x+ 定點(diǎn) DSP - 高達(dá) 1GHz、64 位 EMIFA、32/16 位 DDR2、1Gbps 以太網(wǎng) TMS320C6455 — C64x+ 頻率高達(dá) 1.2GHz、具有 64 位 EMIFA、32 位和 16 位 DDR2、1Gbps 以太網(wǎng)的定點(diǎn) DSP TMS320C6457 — 通信基礎(chǔ)設(shè)施數(shù)字信號(hào)處理器 TMS320C6474 — 多核數(shù)字信號(hào)處理器 TMS320DM640 — 視頻/成像定點(diǎn)數(shù)字信號(hào)處理器 TMS320DM641 — 視頻/成像定點(diǎn)數(shù)字信號(hào)處理器 TMS320DM642 — 視頻/成像定點(diǎn)數(shù)字信號(hào)處理器 TMS320DM642Q — 視頻/成像定點(diǎn)數(shù)字信號(hào)處理器 TMS320DM6431 — 數(shù)字媒體處理器 TMS320DM6431Q — 數(shù)字媒體處理器，性能高達(dá) 2400MIPS、300MHz 時(shí)鐘速率 TMS320DM6433 — 數(shù)字媒體處理器 TMS320DM6435 — 數(shù)字媒體處理器 TMS320DM6435Q — 數(shù)字媒體處理器，性能高達(dá) 4800MIPS、600MHz 時(shí)鐘速率、1 個(gè) McASP、1 個(gè) McBSP TMS320DM6437 — 數(shù)字媒體處理器 TMS320DM6437Q — 數(shù)字媒體處理器，性能高達(dá) 4800MIPS、600MHz 時(shí)鐘速率、1 個(gè) McASP、2 個(gè) McBSP TMS320DM6441 — 達(dá)芬奇數(shù)字媒體片上系統(tǒng) TMS320DM6443 — 達(dá)芬奇數(shù)字媒體片上系統(tǒng) TMS320DM6446 — 達(dá)芬奇數(shù)字媒體片上系統(tǒng)
驅(qū)動(dòng)程序或庫

SPRC264 — TMS320C5000/6000 圖像庫 (IMGLIB)

C5000/6000 圖像處理庫 (IMGLIB) 是一款經(jīng)過優(yōu)化的圖像/視頻處理函數(shù)庫，適用于 C 語言程序員。其中包括計(jì)算量龐大的實(shí)時(shí)應(yīng)用程序常用的可使用 C 語言調(diào)用的通用影像/視頻處理例程。使用這些例程可實(shí)現(xiàn)比等效標(biāo)準(zhǔn) ANSI C 語言代碼更高的性能。通過使用源代碼提供即用型 DSP 函數(shù)，IMGLIB 可以顯著縮短應(yīng)用開發(fā)時(shí)間。


請(qǐng)參閱基準(zhǔn)測(cè)試：DSP 內(nèi)核基準(zhǔn)測(cè)試

用戶指南: PDF
View Options
驅(qū)動(dòng)程序或庫

SPRC265 — TMS320C6000 DSP 庫 (DSPLIB)

TMS320C6000 數(shù)字信號(hào)處理器庫 (DSPLIB) 是一款平臺(tái)優(yōu)化型 DSP 函數(shù)庫，適用于 C 編程器。它包括 C 語言可調(diào)用的通用信號(hào)處理例程，通常用于計(jì)算密集型的實(shí)時(shí)應(yīng)用中。使用這些例程可實(shí)現(xiàn)比等效標(biāo)準(zhǔn) ANSI C 語言代碼更高的性能。通過使用源代碼提供即用型 DSP 函數(shù)，DSPLIB 可以顯著縮短應(yīng)用開發(fā)時(shí)間。


請(qǐng)參閱基準(zhǔn)測(cè)試：DSP 內(nèi)核基準(zhǔn)測(cè)試

用戶指南: PDF
View Options
驅(qū)動(dòng)程序或庫

SPRC542 — C64x+ IQMath 庫 - 虛擬浮點(diǎn)引擎

Texas Instruments TMS320C64x+ IQmath 庫是一個(gè)高度優(yōu)化的高精度數(shù)學(xué)函數(shù)集合，可以使 C 語言編程人員將浮點(diǎn)算法無縫移植到 TMS320C64x 器件上的定點(diǎn)代碼中。這些例程通常用于計(jì)算密集型實(shí)時(shí)應(yīng)用，最佳執(zhí)行速度和高精度是這些應(yīng)用的關(guān)鍵。通過使用這些例程，您可以獲得比使用標(biāo)準(zhǔn) ANSI C 語言編寫的等效代碼更快的執(zhí)行速度。另外，通過提供即用型高精度函數(shù)，TI DSPLIB 庫可以顯著縮短 DSP 應(yīng)用程序的開發(fā)時(shí)間。IQmath 庫版本還包括使用 IQmath 內(nèi)核的復(fù)數(shù) FFT 和 FIR 內(nèi)核的實(shí)現(xiàn)示例。

源代碼 - 通過內(nèi)聯(lián) IQMath (...)

用戶指南: PDF
View Options
驅(qū)動(dòng)程序或庫

SPRC975 — TMS320C6474 Chip Support Library

This v3 release of CSL for TMS320C6474 contains peripheral programming (functional and register level) APIs for C6474 modules. The list of modules supported in this release is listed in the Release Notes, included in the download installer. This set of APIs provides peripheral abstraction that can (...)
支持的產(chǎn)品和硬件

支持的產(chǎn)品和硬件

產(chǎn)品
數(shù)字信號(hào)處理器 (DSP)
TMS320C6474 — 多核數(shù)字信號(hào)處理器
驅(qū)動(dòng)程序或庫

TELECOMLIB — 用于 TMS320C64x+ 和 TMS320C55x 處理器的電信和媒體庫 - FAXLIB、VoLIB 和 AEC/AER

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)
View Options
IDE、配置、編譯器或調(diào)試器

CCSTUDIO — Code Composer Studio 集成式開發(fā)環(huán)境 (IDE)

Code Composer Studio is an integrated development environment (IDE) for TI's microcontrollers and processors. It is comprised of a rich suite of tools used to build, debug, analyze and optimize embedded applications. Code Composer Studio is available across Windows?, Linux? and macOS? platforms.

(...)

支持的產(chǎn)品和硬件

支持的產(chǎn)品和硬件

此設(shè)計(jì)資源支持這些類別中的大部分產(chǎn)品。

查看產(chǎn)品詳情頁，驗(yàn)證是否能提供支持。
啟動(dòng) 下載選項(xiàng)
軟件編解碼器

ADT-3P-DSPVOIPCODECS — 自適應(yīng)數(shù)字技術(shù) DSP VOIP、語音和音頻編解碼器

Adaptive Digital 是音質(zhì)增強(qiáng)算法的開發(fā)公司，提供可與 TI DSP 配合使用的一流聲學(xué)回聲消除軟件。Adaptive Digital 在算法開發(fā)、實(shí)施、優(yōu)化和配置調(diào)優(yōu)方面具有豐富的經(jīng)驗(yàn)。他們提供適用于語音技術(shù)、音質(zhì)軟件、回聲消除、會(huì)議軟件、語音壓縮算法的解決方案和即用型解決方案。

如需了解有關(guān) Adaptive Digital 的更多信息，請(qǐng)?jiān)L問 https://www.adaptivedigital.com。
訪問合作伙伴網(wǎng)站
軟件編解碼器

C64XPLUSCODECS — 編解碼器 - 視頻和語音 - 基于 C64x+ 的器件（OMAP35x、C645x、C647x、DM646、DM644x 和 DM643x）

TI 編解碼器免費(fèi)提供，附帶生產(chǎn)許可且現(xiàn)在可供下載。所有編解碼器均經(jīng)過生產(chǎn)環(huán)境測(cè)試，可輕松集成到視頻和語音應(yīng)用中。點(diǎn)擊“獲取軟件”按鈕（上方），獲取經(jīng)過測(cè)試的最新編解碼器版本。該頁面及每個(gè)安裝程序中都包含有數(shù)據(jù)表和發(fā)布說明。

其他信息：

View Options
仿真模型

C6474 ZUN BSDL Model

SPRM335.ZIP (7 KB) - BSDL Model
下載
仿真模型

C6474 ZUN IBIS Model (Rev. A)

SPRM336A.ZIP (516 KB) - IBIS Model
下載
封裝 引腳 CAD 符號(hào)、封裝和 3D 模型
FCBGA (CUN) 561 Ultra Librarian

訂購和質(zhì)量

包含信息：
  • RoHS
  • REACH
  • 器件標(biāo)識(shí)
  • 引腳鍍層/焊球材料
  • MSL 等級(jí)/回流焊峰值溫度
  • MTBF/時(shí)基故障估算
  • 材料成分
  • 鑒定摘要
  • 持續(xù)可靠性監(jiān)測(cè)
包含信息：
  • 制造廠地點(diǎn)
  • 封裝廠地點(diǎn)

支持和培訓(xùn)

可獲得 TI 工程師技術(shù)支持的 TI E2E? 論壇

所有內(nèi)容均由 TI 和社區(qū)貢獻(xiàn)者按“原樣”提供，并不構(gòu)成 TI 規(guī)范。請(qǐng)參閱使用條款。

如果您對(duì)質(zhì)量、包裝或訂購 TI 產(chǎn)品有疑問，請(qǐng)參閱 TI 支持。??????????????

視頻