LMK5C22212A 是一款高性能網絡同步器和抖動清除器,旨在滿足無線通信和基礎設施應用的嚴格要求。
該網絡同步器集成了 2 個 DPLL,可通過可編程環路帶寬提供無中斷切換和抖動衰減功能,無需外部環路濾波器,更大限度地提升了靈活性和易用性。每個 DPLL 相位將配對的 APLL 鎖定到基準輸入。
APLL1 具備采用 TI 專有體聲波 (BAW) 技術的超高性能 PLL(稱為 BAW APLL),可在 491.52MHz 頻率下生成具有 40fs(典型值)/60fs(最大值)RMS 抖動(12kHz 至 20MHz)的輸出時鐘,而不受 XO 和 DPLL 基準輸入的抖動和頻率的影響。APLL2/DPLL2 提供了一個用于第二頻率和/或同步域的選項。
基準驗證電路會監測 DPLL 基準時鐘,一旦檢測到切換事件,就會在輸入之間執行無中斷切換。可以啟用零延遲模式 (ZDM) 和相位抵消,控制從輸入到輸出的相位關系。
該器件可通過 I2C 或 SPI 進行完全編程。集成的 EEPROM 可用于自定義系統啟動時鐘。該器件還具有出廠默認的 ROM 配置文件作為備用選項。
LMK5C22212A 是一款高性能網絡同步器和抖動清除器,旨在滿足無線通信和基礎設施應用的嚴格要求。
該網絡同步器集成了 2 個 DPLL,可通過可編程環路帶寬提供無中斷切換和抖動衰減功能,無需外部環路濾波器,更大限度地提升了靈活性和易用性。每個 DPLL 相位將配對的 APLL 鎖定到基準輸入。
APLL1 具備采用 TI 專有體聲波 (BAW) 技術的超高性能 PLL(稱為 BAW APLL),可在 491.52MHz 頻率下生成具有 40fs(典型值)/60fs(最大值)RMS 抖動(12kHz 至 20MHz)的輸出時鐘,而不受 XO 和 DPLL 基準輸入的抖動和頻率的影響。APLL2/DPLL2 提供了一個用于第二頻率和/或同步域的選項。
基準驗證電路會監測 DPLL 基準時鐘,一旦檢測到切換事件,就會在輸入之間執行無中斷切換。可以啟用零延遲模式 (ZDM) 和相位抵消,控制從輸入到輸出的相位關系。
該器件可通過 I2C 或 SPI 進行完全編程。集成的 EEPROM 可用于自定義系統啟動時鐘。該器件還具有出廠默認的 ROM 配置文件作為備用選項。