圖 2-4 顯示了 PMIC、分立式電源和處理器之間 PDN-3A 的數(shù)字控制信號(hào)映射。這些連接可實(shí)現(xiàn)功能齊全的系統(tǒng)，包括僅 MCU、DDR 和 GPIO 保持低功耗模式、符合 ASIL-D 標(biāo)準(zhǔn)的功能安全以及板載 USB2.0、UHS-I SD 卡和 HS SoC 電子保險(xiǎn)絲編程。

在此 PDN 中，GPIO8 旨在提供運(yùn)行時(shí) PDN 配置，從而實(shí)現(xiàn)可適應(yīng)各種電路板設(shè)計(jì)的靈活 PMIC。上電序列開始時(shí)的邏輯低電平輸入命令 PMIC 支持隔離式 MCU 和主電源組，其中包括上電序列中的 BUCK5。邏輯高電平命令 PMIC 將 MCU 和主電源組分組，并將 BUCK5 從電源序列中排除。對(duì)于隔離式 PDN 方案（型號(hào) A - F），GPIO8 引腳連接到 HCPS 降壓穩(wěn)壓器使能輸入，該輸入具有連接到每個(gè)降壓穩(wěn)壓器輸入電壓的上拉電阻。VDA_DLL_0V8 電源軌（來自 PMIC 的 LDO3）與 CPU 和 CORE 電源軌在相同的時(shí)間戳啟用。因此，它可用于驅(qū)動(dòng)低電壓轉(zhuǎn)換器的輸入，該轉(zhuǎn)換器具有一個(gè)連接到 HCP 使能網(wǎng)絡(luò) (MAIN_PWRGRP_IRQn) 的開漏輸出。該降壓引腳是雙向引腳，可用作使能輸入和狀態(tài)輸出。內(nèi)部降壓故障會(huì)導(dǎo)致該引腳將 MAIN_PWRGRP_IRQn 網(wǎng)絡(luò)拉低。將 MAIN_PWRGRP_IRQn 網(wǎng)絡(luò)拉低將禁用降壓穩(wěn)壓器，并通過 GPIO8 網(wǎng)絡(luò)連接向 PMIC 發(fā)出中斷。如果 GPIO8 變?yōu)榈碗娖剑琍MIC 會(huì)像發(fā)生 SOC_PWR_ERROR 一樣做出反應(yīng)，導(dǎo)致 PDN 狀態(tài)轉(zhuǎn)換為僅 MCU 模式。

當(dāng) nRSTOUT PMIC 信號(hào)在 圖 5-11 所示 TO_ACTIVE 序列結(jié)束時(shí)變?yōu)楦唠娖胶螅珿PIO10 會(huì)被拉高，等待來自 SVS-B 電壓監(jiān)控器的低電平有效 MCU_PWRGRP_IRQn 中斷信號(hào)。如果 GPIO10 變?yōu)榈碗娖剑琍MIC 會(huì)像發(fā)生 MCU_PWR_ERROR 一樣做出反應(yīng)，并執(zhí)行有序關(guān)斷。如 圖 2-4 所示，用一個(gè) 3.3V 電平轉(zhuǎn)換器將 GPIO8 和 GPIO10 分別從 VDA_DLL_0V8 (PMIC LDO3) 和電壓監(jiān)控器 SVS-A 和 SVS-B 的開漏中斷輸出連接起來。

從 PMIC 到處理器的其他數(shù)字連接提供錯(cuò)誤監(jiān)控、處理器復(fù)位、處理器喚醒和系統(tǒng)低功耗模式。已將特定的 GPIO 引腳分配給關(guān)鍵信號(hào)，以維持在低功耗模式下只有少數(shù) GPIO 引腳保持工作時(shí)，器件能夠正常工作。

1. PMIC IO 可以針對(duì)輸入和輸出功能使用不同的電源域。I2C1 和 I2C2 的 SDA 功能使用 VINT 電壓域作為輸入，并使用 VIO 電壓域作為輸出。更多信息，請(qǐng)參閱器件 數(shù)據(jù)表。所示的 PMIC 電壓域用于 TPS6594133A NVM 配置。
2. PMIC_Wake1 通常為 CAN PHY INH 輸出。
3. LP_WKUP1 和 WKUP1 轉(zhuǎn)換到運(yùn)行狀態(tài)。

使用 表 2-5 指導(dǎo)如何分配每個(gè) PDN 系統(tǒng)特性所需的 GPIO。如果不需要所列出的特性，可以刪除數(shù)字連接；但是，GPIO 引腳仍會(huì)按照顯示的由 NVM 定義的默認(rèn)功能進(jìn)行配置。啟動(dòng)后，處理器可以重新配置未使用的 GPIO 以支持新功能。只要該功能僅在啟動(dòng)后才需要且默認(rèn)功能不與正常操作產(chǎn)生任何沖突（例如，兩個(gè)輸出驅(qū)動(dòng)同一網(wǎng)絡(luò)），就可以進(jìn)行重新配置。有關(guān)功能安全相關(guān)連接如何幫助實(shí)現(xiàn)功能安全系統(tǒng)級(jí)目標(biāo)的詳細(xì)信息，請(qǐng)參閱節(jié) 3。