ZHCUAU4B April 2019 – March 2023
默認(rèn)情況下,EVM 配置為使用外部時(shí)鐘選項(xiàng)。用戶為 ADC 采樣時(shí)鐘(J10 處的 DEVCLK)以及饋入 LMK04828 并用于時(shí)鐘分配模式的參考時(shí)鐘(J17 處的 REF CLK)提供外部時(shí)鐘信號(hào),并提供 FPGA 參考時(shí)鐘、FPGA SYSREF 信號(hào)和 ADC SYSREF 信號(hào)。如果需要進(jìn)行相干采樣,則必須使用外部時(shí)鐘。圖 7-1 顯示了使用外部時(shí)鐘選項(xiàng)的方框圖。
EVM 可配置為使用外部時(shí)鐘,步驟如下(請(qǐng)參閱圖 7-4):
圖 7-1 ADC12DJ5200RFEVM/SEEVM 時(shí)鐘系統(tǒng)方框圖