ZHCT382 January 2023 TPS543B22 , TPS548A28 , TPS56121
具有集成點(diǎn)對(duì)點(diǎn)串行通信或模擬前端 (AFE) 的高級(jí)處理器和片上系統(tǒng) (SoC) 的電源需要具有低輸出電壓紋波，才能保持信號(hào)完整性并提高性能。處理器負(fù)載點(diǎn) (POL) 電源的輸出電壓紋波要求可能低于 2mV，這大約是典型紋波設(shè)計(jì)的十分之一，這給同步降壓轉(zhuǎn)換器帶來(lái)了嚴(yán)重的設(shè)計(jì)限制。由于處理器的輸出電流要求超出了線性后置穩(wěn)壓器的能力，因此采用具有更高開(kāi)關(guān)頻率和額外輸出電容的第二級(jí)濾波器可大大減少 POL 紋波。同步降壓轉(zhuǎn)換器具有多種不同的控制架構(gòu)，每種架構(gòu)都具有獨(dú)特方法，可在低紋波電壓設(shè)計(jì)下確保穩(wěn)定性。本文比較了實(shí)現(xiàn) 1mV 輸出電壓紋波的三種不同控制架構(gòu)：外部補(bǔ)償電壓模式、恒定導(dǎo)通時(shí)間和可選補(bǔ)償電流模式，并提供了使用相同電氣規(guī)格的測(cè)試數(shù)據(jù)以及輸出電壓紋波、解決方案尺寸、負(fù)載瞬態(tài)和效率的比較結(jié)果。