集電極開路 或 漏極開路（可互換使用）輸出由單個只能灌入電流的晶體管組成。這可被視為從輸出端到接地處的機械 (SPST) 開關。

需要上拉電阻器來產生輸出 高壓。施加到端接電阻器 頂部 的端接電壓會設置輸出為 高 (V_OH) 電壓。當輸出為邏輯 高電壓 時，晶體管關斷（未導通），上拉電阻器將輸出節點 上拉 至端接電壓。

圖 2-1 漏極開路輸出

注意：可以將輸出上拉至任何小于比較器電源電壓的電壓。在大多數情況下，比較器允許將輸出 拉至 高于比較器電源電壓，最高達到最大電壓。但是，某些器件在輸出端具有上部 ESD 鉗位二極管，可將最大上拉電壓限制為電源電壓。上拉至不同的電壓稱為 電平轉換。

數據表特性或電氣規格表注可以提及輸出是否可拉至電源電壓以上。如果未提及，則絕對最大額定值或建議運行條件的 輸出電壓 行可提供線索。

• 如果額定輸出電壓是絕對數（例如 5V 或 36V），則這是一個很好的跡象，表明輸出可以被拉至高于比較器電源電壓。
• 如果額定值以電源為基準，例如 VCC + 0.3 或 (V+) + 0.3V，則最大輸出上拉電壓限制為比較器電源電壓。

集電極開路輸出的一個優勢是，可將多個輸出連接在一起以形成一個 OR'ed 輸出總線，其中任何輸出都可以將輸出總線拉至低電平。這對于系統誤差總線和窗口比較器很常見。

表 3-1 中顯示了集電極開路輸出器件的列表。