ZHCADN1A November 2023 – September 2024 TAA5212 , TAA5242 , TAA5412-Q1 , TAC5111 , TAC5111-Q1 , TAC5112 , TAC5112-Q1 , TAC5211 , TAC5212 , TAC5212-Q1 , TAC5311-Q1 , TAC5312-Q1 , TAC5411-Q1 , TAC5412-Q1 , TAD5112 , TAD5112-Q1 , TAD5142 , TAD5212 , TAD5212-Q1 , TAD5242
輸入焊盤上提供的 MCLK 可供用戶作為音頻源，MCLK 的頻率是 Fsync 頻率的整數倍。兩個主要 FSYNC 均可用作時序基準。在該模式下啟用自動檢測。
主要 ASI 和輔助 ASI 均可配置為控制器或目標。至少可以啟用一個。用戶提供的 MCLK 用作 PLL 的參考時鐘 或音頻根源時鐘
| 模式 | 配置 |
|---|---|
| CLK_SRC_SEL | (B0_P0_R52[3:1]) – 必須為 3’d1 或 3d3 |
| 當 CLK_SRC_SEL 配置為 3’d1 時，頻率為 PASI Fsync 的整數倍。 當 CLK_SRC_SEL 配置為 3’d3 時，頻率為 SASI Fsync 的整數倍。 |
|
| CUSTOM_CLK_CFG 寄存器 | (B0_P0_R50[0]) – 必須為 1’b0 |
| PASI/SASI_SAMP_RATE | (B0_P0_R50[7:2] B0_P0_R51[7:2]) |
| FS_MCLK_RATIO | {B0_P0_R53[5:0]、B0_P0_R54} |
| 必須配置為 0 才能使器件自動檢測 | |
控制器模式：要在控制器模式下運行主要 ASI，需要指定 Fs 速率以及 BCLK 與 Fs 的比率
| 模式 | 配置 |
|---|---|
| PASI_MST_CFG | B0_P0_R55[4] |
| 1 表示將主要 ASI 用作控制器，0 表示將主要 ASI 用作目標（默認） | |
| SASI_MST_CFG | B0_P0_R55[3] |
| 1 表示將輔助 ASI 用作控制器，0 表示將輔助 ASI 用作目標（默認） | |
| FS_MCLK_RATIO | B0_P0_R53[5:0]、B0_P0_R54 |
| PASI_SAMP_RATE | B0_P0_R50[7:2] |
| SASI_SAMP_RATE | B0_P0_R51[7:2] |
| FS_MODE | B0_P0_R55[0] |
| 1 表示以 44.1KHz 的倍數生成 Fsync 頻率，0 表示以 48KHz 的倍數生成 Fsync 頻率（默認） | |