圖 4-4 展示了在具有 5V 輸入電源和 DDR4 存儲器的系統中 TPS6521907 型號為 AM243x 微控制器供電的原理圖。5V 來自前置穩壓器，與參考系統主輸入電源 (VSYS) 連接，并連接到降壓轉換器的電源輸入 (PVIN_Bx)。Buck1、Buck2 和 Buck3 用于為 VDD_CORE 供電，分別為 0.85V、3.3V VDDSHVx IO 和 DDR IO。由于 Buck2（3.3V PMIC 電源軌）編程為在上電序列中首先斜升，可用作一些 LDO 的輸入電源，從而最大限度地減少功耗。LDO3 支持 1.8V 模擬域，LDO4 支持 2.5V VPP，用于 DDR4 存儲器。此電源解決方案需要外部分立式降壓穩壓器來提供 1.8V VDDSHV IO 域。此外部分立式穩壓器可使用 PMIC 的 GPO1 啟用。TPS6521901 經過預編程，可在上電序列的第二個階段啟用 GPO1，持續時間為 10ms。外部分立式穩壓器必須斜升并在第二個階段的 10ms 內達到穩定的輸出電壓（在 PMIC 啟動上電序列的第三個階段之前）。

LDO1 和 LDO2 是可自由使用、用于外部外設（例如 I/O 所需的 3.3V 電源軌）的電源。LDO1 配置為旁路，支持在 3.3V 和 1.8V 之間動態變化。LDO1 上的電壓變化可由 I2C 觸發，或將 VSEL_SD 引腳設為高電平 (LDO1=3.3V) 或低電平 (LDO1=1.8V) 來觸發。其余的兩個通用引腳（GPIO 和 GPO2）是可自由使用的數字資源，默認情況下被禁用，可在 PMIC 完成上電序列后通過 I2C 啟用。TPS6521907 已預先編程，但保留了作為 NVM 器件的用戶可編程功能，允許完全定制輸出電壓、時序、GPIO 控制等，以最好地滿足系統需求。圖 4-5 和圖 4-6 展示了 TPS6521907 上編程的上電和斷電序列。

圖 4-4 TPS6521907 為 AM243x 供電

圖 4-5 TPS6521907 上電序列

圖 4-6 TPS6521907 斷電序列