ZHCACH2 march 2023 PCA9306
3.6 上升時間是否符合 I2C 標準？
I2C 中的上升時間定義為 I2C 信號從邏輯低電平轉換到邏輯高電平所需的時間。I2C 標準中邏輯高電平的最小值定義為 VCC 的 70%；I2C 標準中邏輯低電平的最大值定義為 VCC 的 30%。因此，上升時間的測量值為 I2C 信號從 VCC 的 30% 轉換為 VCC 的 70% 的時間。圖 3-5 顯示了上升轉換期間 SDA、SCL 的一個示例。使用示波器測量 I2C 總線上 SDA 和 SCL 線路的上升時間。
圖 3-5 上升時間示例調試 I2C 總線時，應確認上升時間不超過 I2C 總線工作頻率的最大上升時間要求（請參閱圖 3-5 中的表格），這一點非常重要。如果上升時間超過 I2C 標準所述的限值，可能會導致數據位被無意中從數據傳輸幀中刪除（對于目標中的每個 ACK 位，應該從控制器發送 8 位）?？偩€電容和上拉電阻都是可能影響上升時間的因素，因此每當遇到上升時間超出允許限制的問題時，請檢查這兩個參數（有關如何使用上拉電阻和電容來計算上升時間的更多信息，請參閱 I2C 總線上拉電阻計算 應用手冊）。
圖 3-6 顯示了上升時間超過 I2C 標準所規定最大值的示例。
圖 3-6 超出規格范圍的上升時間示例圖 3-7 顯示了上升時間符合 I2C 標準的示例。
圖 3-7 處于規格范圍內的上升時間示例