ZHCABS3B August 2018 – September 2022 ISO1050 , SN6501
3.2 5V 至 5V 隔離式電源設計注意事項
圖 3-3 是 5V 至 5V 隔離式電源的參考原理圖。
圖 3-3 5V 至 5V 隔離式電源的參考設計（PSpice 原理圖）SN6501 的整流輸出具有低紋波。當變壓器的初級側由穩(wěn)定的 5V 電源 (VIN) 供電時，不能使用線性穩(wěn)壓器。但是，尤其是在與安全相關的應用中，例如分布式控制系統 (DCS)、可編程邏輯控制器 (PLC) 和紡織機械控制器中，應考慮有 ±10% 的 VIN 容差。因此，5V 電源在 4.5V 至 5.5V 范圍內變化，整流器輸出 (VOUT) 也以相同的比率變化。雖然 ISO1050 次級側電源 (VLDO) 僅允許 4.75V 至 5.25V 的電壓，但需要使用一個 5V LDO 來穩(wěn)定整流器的輸出。
選擇 LDO 時的兩個主要考慮因素是電流驅動能力和輸入電壓范圍。SN6501 僅為 ISO1050 提供電流，因此電流驅動能力取決于 ISO1050，并且應該為最大電流留出裕量。當 ISO1050 具有 80mA（最大值）負載時，適合使用 100mA 至 150mA 的 LDO，例如 TPS70950 或 TLV70450。
變壓器輸出電壓范圍取決于變壓器匝數比。在確定匝數比時，應考慮最小 VIN 和 LDO 效率。較大的匝數比可以避免 LDO 在 VIN 下降（VOUT 相應下降）時進入非線性區(qū)域，并保持穩(wěn)定的 5V 輸出。但是，由于 LDO 上的電壓降較大，這會導致效率低下，并且還會在 VIN 急劇增加時迫使 LDO 輸入電壓超過額定值。
根據變壓器的功率守恒原理，
此外，根據流經變壓器初級和次級線圈的磁通量相同，我們得到：
- VP = VIN - VRDS，是變壓器初級側的電壓。
- VS = VLDO + VDiode + VDrop，是次級側的電壓。
- VRDS 是 SN6501 功率晶體管導通電阻上的壓降，隨負載電流的變化而變化。
- VDiode 是二極管正向電壓。
- VDrop 是 LDO 壓降。
假設 ISO1050 具有最大負載，LDO 必須提供 80mA 電流 (IS-max)。
在以下條件下求解這兩個未知數（n 和 iP）的線性方程：VLDO = 5V，VDiode = 0.2V，RDS = 2Ω（5V 時）。通常，LDO 在 100mA 負載下的壓降大約為 150mV，但某些低成本 LDO 的壓降會更大。在最壞的情況下，假設 VDrop-max = 1V（100mA 時）。得到 n = 1.25，IP = 100mA。
根據前面的理論計算公式，如果 ISO1050 處于最大電流負載下，則 LDO 必須提供大約 80mA 的電流以及 1V 的壓降。變壓器的匝數比不應小于 1.25。同時，SN6501 提供的最大初級電流為 100mA (IP)，處于 5V 電源供電時的 350mA 電流范圍內。圖 3-4 和圖 3-5 顯示了輸入電壓下降或增加到設計限值時的 PSpice 仿真。根據仿真和計算結果，變壓器最小輸出為 5.45V；因此，選擇一個在 100mA 的最大負載下壓降低于 450mV 的 LDO 非常重要。
| VOUT = 5.45V |
| VOUT = 6.7V |