4 負電流檢測和防范

在正常運行過程中，SR 控制應始終與 LLC 轉換器的初級側 PWM 信號保持一致。然而，在大負載或線路瞬態運行過程中，LLC 轉換器的開關頻率會迅速變化。由于初級諧振電流和 SR 電流之間的響應差異，可能會高度引發 SR MOSFET 開啟時間過長，從而在 SR MOSFET 上產生較大的負電流和較高的 Vds 尖峰。如圖 4-1 所示，當出現負電流時，負電流會為 SR MOSFET 漏源電容充電，異常的 Vds 過應力可能會對 SR MOSFET 造成威脅。

在先前技術中， UCD3183A 控制器具有專用接口來處理 DTC 信號，以防范負電流問題 4。在 DTC 檢測窗口內（如圖 3-1 所示），如果未檢測到 DTC 低電平時間或此時間非常短暫，就意味著 SR 關閉過遲。UCD3138A 計算當前周期的體二極管導通時間，并在下一周期調整 SR 導通時間。當檢測窗口內檢測到的體二極管導通時間小于某一閾值時，UCD3138A 會將它作為故障處理，并將 SR 導通時間縮短一個較大的預編程值。

雖然 C2000 器件并不為 UCD7138 提供 DTC 接口，但應用報告討論了如何使用 CLB 實施與 UCD7138 相似的負電流預防方案。在正常工作期間，確保體二極管短時間導通是安全的，因此在圖 3-1 中的檢測窗口內將不會發生 DTC 高電平事件，而如果關閉 SR 過遲，DTC 將在輸入下降沿后的一段時間內保持高電平。因此，可以計算 DTC 高電平的持續時間來檢測負電流事件。

以下步驟顯示了如何利用 CLB 模塊盡快檢測并防止負電流。

1. 定義 CLB 計數器的檢測窗口，因為只需要檢測 IN 信號的下降沿和 DTC 信號的上升沿之間的高電平事件。有限狀態機 (FSM) 模塊用于創建檢測窗口，其中 E0 是指 IN 的下降沿，而 E1 是指 DTC 的上升沿，如圖 4-2 所示。S0 的 FSM 公式可以推導為
   Equation1. $S0= \left(S0 且~ E0\right) | \left(~S0 \&E1\right)$

   因此，S0 用作計數器 0 的“RESET”（復位）輸入，這意味著 CLB 計數器將在檢測窗口外復位為 0。

   圖 4-2 FSW 模塊中的狀態機
2. 然后，將原始 DTC 信號設置為計數器的 MODE_0 輸入，以便采集 DTC 高電平時間。
3. 如果采集的 DTC 高電平時間大于閾值，則通過 HLC 產生 CLB ISR，指示存在負電流事件，然后在下一周期將 SR 導通時間減少一個較大的預編程值。請注意，建議以最高優先級設置 CLB ISR，以保證系統的高可靠性。

圖 4-3 顯示了完成的 CLB 邏輯塊配置方框圖，包括Topic Link Label3 中的諧振回路元件補償方案和負電流檢測方案。CLB ISR 由計數器 0 MATCH1 事件觸發，其中 MATCH1 被設置為負檢測閾值，例如 5 代表 50ns。此外，S0 還用于在 S0 上升沿（也就是 SR 周期結束時）觸發 HLC，將計數器 1 的計數器值從 CLB 移至 CPU，以達到調整 SR 鉗位導通時間的目的。

以下代碼片段提供了一個示例，演示了如何處理 CLB ISR 中的負電流事件，其中 negative_current_flag 用于指示 SR PWM 寄存器將因負電流事件而臨時改變，并且需要稍后恢復為預期值。

__interrupt void clb1ISR(void) { negative_current_flag =
                1; EPWM2_CMPA = EPWM2_CMPA-reduce_step; }