2 SR 導通沿優化

圖 2-1 顯示了 C2000 和 UCD7138 的系統圖。通常，數字控制方案將使 SR 導通沿與初級側 PWM 一致，并進一步將上升沿延遲增加到 SR PWM 信號中。然而，由于體二極管導通時間較長，固定延遲或大于所需上升沿延遲無法提供最佳效率。實際上，使用 UCD7138 可以在CTRL 引腳懸空或連接至邏輯高電平 (3.3V)的情況下從本質上優化導通沿。

圖 2-2 顯示了使用 UCD7138 的導通沿優化方案。IN 是數字控制器（如 C2000）的柵極驅動器輸入命令信號，OUT 是 SR 柵極驅動器輸出信號。DTC 引腳是體二極管導通檢測器輸出，當 SR MOSFET 的體二極管導通時，DTC 引腳為低電平。

實際的柵極導通時序同時由數字控制器輸出 IN 和 DTC 控制。只有當 IN 為高電平時，才可以開啟 OUT。如果 DTC 在 IN 上升沿已經為低電平，應立即開啟柵極驅動器輸出；如果 DTC 在 IN 上升沿仍為高電平，則在到達 DTC 下降沿后立即開啟柵極驅動器輸出。然而，柵極關斷沿僅由 IN 決定。柵極在 IN 下降沿立即被關閉。

因此，為了確保自由優化導通沿，用戶只需將 IN 的上升沿設置為與帶 C2000 的初級側 PWM 相同。