ZHCABE4A July 2021 – April 2022 PCM3120-Q1 , PCM5120-Q1 , PCM6120-Q1 , TLV320ADC3120 , TLV320ADC5120 , TLV320ADC6120
TLV320ADCx120 和 PCMx120-Q1 系列支持三種不同的共模容差模式，應根據預期的最大共模變化選擇這些模式。較寬的共模容差的確會降低其他性能參數，因此建議選擇盡可能最低的容差模式。
| P0_R58_D[7:6]：CH1_INP_CM_TOL_CFG[1:0] | 通道 1 輸入共模容差 |
|---|---|
| 00（默認值） | 通道 1 輸入共模容差：交流耦合輸入 = 100mVPP，直流耦合輸入 = 2.82VPP。 |
| 01 | 通道 1 輸入共模容差：交流/直流耦合輸入 = 1VPP。 |
| 10（高 CMRR 模式） | 通道 1 輸入共模容差：交流/直流耦合輸入 = 0AVDD（僅在輸入阻抗為 10k? 和 20k? 時才支持）。對于 2.5k? 的輸入阻抗，輸入共模公差為 0.4V 至 2.6V。 |
| 11 | 保留（不使用此設置） |
務必記住，在所有模式下，器件的滿量程仍然是 2Vrms。這對于較大的共模信號尤其重要，因為它們會限制有效的輸入范圍。例如，模式 2 可以支持 0V 到 AVDD 的共模范圍，但在這兩個極值處，都沒有剩余空間可將差分信號應用于輸入引腳。PGA 增益可用于根據需要放大差分信號，但衰減的共模信號也將被放大。