在進行多相設計時，設計師在決定如何實現控制器、驅動器和功率 MOSFET 時有三種選擇。表 5-2 總結了每種方案常見的優缺點。

1. 用于控制器、MOSFET 驅動器和 FET 的分立式 IC
2. 具有集成式驅動器和分立式 FET 的控制器
3. 將 FET 和 IC 集成到一個 IC 封裝中的無驅動器控制器

方案 1 具有更大的設計靈活性，前提條件是使用常見的封裝尺寸，因為如果需求發生變化，FET 和驅動器可以輕松地進行交換。控制器會向每個驅動器 IC 發送一個 PWM 信號，然后將該信號轉換為 MOSFET 的上下柵極驅動信號。此方案也會是價格最實惠的方案，因為單個 IC 本身既不是高度集成，也不復雜。然而，如采用完全分立式解決方案，則對驅動器 FET 組合進行優化是設計者的責任，這會增加設計的復雜性，并且時間受限時可能無法采用該方案。與集成度更高的解決方案相比，性能也更受 PCB 布局的影響，因為有更多的高功率節點、驅動信號和感測線與附加寄生元件一起路由。

方案 2 限制了工程師的設計自由度，因為驅動器與控制器配對，可能不適合驅動所有可行的 FET。它還要求控制器相對靠近相位，因為柵極信號不能長距離運行而不影響性能。與完全分立式解決方案相比，布局面積和復雜性取決于相位計數。隨著相位計數的增加，控制器尺寸會膨脹，因為每個相位至少需要四個額外的引腳（上部柵極驅動器、下部柵極驅動器、相位感應和引導）。對于大于兩相或三相的設計，如選擇此方案要保持適當的布局很困難。可能根本無法找到一個通過集成驅動器支持高相位計數的控制器。將多個控制器堆疊在一起只會增加設計復雜度。

方案 3 提供了更簡單的設計和布局，但 IC 的高度集成導致 BOM 成本較高。控制器和驅動器 FET IC 之間只發送 PWM 信號。無需柵極驅動信號路由。此方案還提供了更優的驅動器 FET 組合，具有極低的寄生，從而實現更高的效率并降低擊穿機會。如果需要輸入電流、輸出電流和溫度等參數的遙測數據，可以輕松地將這些特性添加到驅動器 FET 功率級中，而不需要額外的離散電路。

對于電流設計，方案 2 可以直接排除。不存在可以處理六個相位的控制器和驅動器封裝，當控制器存在六個 PWM 輸出時，堆疊多個控制器會增加不必要的復雜性。方案 1 看起來很有吸引力，因為它有可能降低 BOM 成本，但是布局驅動器、FET 和相關無源器件所需的 PCB 面積乘以六個相位會增加電路板面積，并且會提高其生產和組裝成本。

選擇方案 3 可減少總體元件數量，并實現更簡單的電路板布局。http://www.ti.com/lsds/ti/power-management/buck-controller-external-switch-products.page#p2192=Multiple%20Outputs;Phase%20Interleaving選擇了這一方案則無須再煩惱于為每個相位選擇一對最優 FET 和驅動器（這個主題在單獨的應用手冊中有詳細介紹，請參閱多相降壓穩壓器門戶網站）。通過在芯片上集成所需的電路，選擇一個智能功率級 為 PMBus 遙測提供支持。

本設計中需要考慮功率級的兩個可能選項是 CSD95372AQ5M 和 CSD95490Q5MC。每一級的額定持續電流分別為 60A 和 75A，并支持所需的輸入/輸出電壓，可在 600kHz 下切換，并具有內置的溫度監視器引腳。這兩個部分包含在低電感封裝中以減少寄生，這些寄生可以影響穩態開關和瞬態響應。最后，兩者都兼容 3.3V 和 5V PWM 信號，從而在選擇控制器 IC 時具有更大的靈活性。

經過仔細檢查，發現 CSD95490Q5MC 更適合為網絡 ASIC 供電。由于集成的雙向電流感應能力，無需 DCR 匹配或電阻檢測濾波電路，消除了被路由回控制器的六個差分電流感應信號。但返回了一個放大的、單端每相電流感應信號。因為電流感應信號在功率級被放大，所以它不易被噪聲和其他開關信號破壞，從而簡化了電路布局。正確配置該部件只需要 LSET 引腳上的單個電阻值即可。此外，不再需要最小感應電阻器或 DCR 值來保持感應信號 SNR 足夠高以精確平衡相電流，因此消除了少量的功率損耗。

更重要的是，在相同條件下，CSD95490Q5MC 的功耗比 CSD95372AQ5M 低得多。表 5-3在 33A (TDC) 和 40A（最大值）下計算功率損耗，并按照 中的顯示，在以下條件下使用兩個數據表中的損耗曲線：VIN = 12V、VOUT = 0.9V、fSW = 600kHz、L = 150nH, TJ = 100°C。由于 TDC 時每相損耗減少 1.4W，最大電流時每相損耗減少 3W，CSD95490Q5MC 是最佳選擇。