初級(jí)側(cè)的 ENA 輸入引腳和電源正常輸出引腳支持 5V 和 3.3V 域中的 TTL 和 CMOS 邏輯電平。高電平有效使能輸入 (ENA) 引腳用于打開(kāi)隔離式直流/直流轉(zhuǎn)換器。可以使用 3.3V 或 5V 邏輯軌。建議的 ENA 引腳最大電壓為 5.5V。ENA 引腳的電壓高于使能閾值 V_{ENA_R} 后，電源模塊開(kāi)始開(kāi)關(guān)，然后經(jīng)過(guò)軟啟動(dòng)過(guò)程并向次級(jí)側(cè)供電。當(dāng) ENA 引腳的電壓降至禁用閾值 V_{ENA_F} 以下后，UCC35131-Q1 將禁用，且內(nèi)部功率級(jí)停止開(kāi)關(guān)。

對(duì)于閉鎖器件，ENA 引腳還可用于在器件進(jìn)入保護(hù)安全狀態(tài)模式后對(duì)其進(jìn)行復(fù)位。檢測(cè)到故障后，保護(hù)邏輯將鎖存并將器件置于安全狀態(tài)。要復(fù)位器件，用戶需要在發(fā)生故障后等待 t_{EN_LO_DLY}，然后將 ENA 引腳電壓低于 V_{ENA_F} 的時(shí)間切換至超過(guò) t_{EN_LO_RST}，之后再切換回 3.3V 或 5V。隨后，器件將退出閉鎖模式，并重新開(kāi)始軟啟動(dòng)順序。

通過(guò)在 VIN 和 ENA 引腳之間使用外部電阻分壓器，還可以利用 ENA 引腳來(lái)實(shí)現(xiàn)可編程輸入 UVLO。對(duì)于輸入 UVLO 相對(duì)較低且 V_IN 相對(duì)較高的器件和應(yīng)用，當(dāng)啟動(dòng)期間 V_IN 斜升較慢時(shí)，相對(duì)較低的變壓器匝數(shù)比不能產(chǎn)生足夠的功率為輸出電容器充電，從而導(dǎo)致啟動(dòng)失敗。在 VIN、ENA 和 GNDP 引腳之間添加電阻分壓器來(lái)設(shè)定 ENA 信號(hào)時(shí)間并覆蓋內(nèi)部輸入 UVLO，即可解決該問(wèn)題。V_{ENA_R} 上升閾值設(shè)置為 1.5V，而 V_{ENA_F} 下降閾值設(shè)置為 1.35V。可編程輸入 UVLO 功能還可用于按順序啟動(dòng)多個(gè)集成式直流/直流模塊，方法是在 ENA 和 GNDP 引腳之間添加延遲電容器，以設(shè)定每個(gè)電源模塊之間的延遲時(shí)間。具體而言，ENA1 信號(hào)可以啟用一個(gè)或一組模塊，而來(lái)自 ENA1 的延遲 ENA2 信號(hào)可以按順序啟用另一個(gè)或另一組模塊。對(duì)于 ENA1 和 ENA2 離 R_ENA2 布線太遠(yuǎn)的應(yīng)用，可以在每個(gè)模塊的 ENA 引腳上復(fù)制 ENA1 的 RC 電路，以實(shí)現(xiàn)順序啟動(dòng)。如果不需要按順序加電，則多個(gè)模塊可以共用同一個(gè)電阻分壓器來(lái)設(shè)定輸入 UVLO 的閾值。為了便于實(shí)施，計(jì)算工具中提供了建議的電阻器和電容器值，作為本數(shù)據(jù)表之外的另一個(gè)設(shè)計(jì)支持文檔。

如果需要考慮電阻分壓器中的單點(diǎn)故障事件，例如單個(gè)底部電阻器開(kāi)路失效，則需要在應(yīng)用層級(jí)采取措施，以降低 ENA 引腳超過(guò) 7V 絕對(duì)最大絕對(duì)值的風(fēng)險(xiǎn)。可以應(yīng)用兩種方法：一種是在 ENA 引腳上添加外部齊納二極管，另一種是將底部電阻分為兩個(gè)電阻器元件。

圖 7-8 輸入 UVLO 編程電路和工作原理

電源正常為開(kāi)漏輸出，其有效狀態(tài)表明：模塊不存在故障且輸出電壓處于調(diào)節(jié)設(shè)定點(diǎn)的 ±10% 范圍內(nèi)。考慮到內(nèi)部下拉 MOSFET 的最大電流吸收能力小于 5mA，建議在電源正常引腳與 5V 或 3.3V 邏輯軌之間接入一個(gè)上拉電阻 (> 1kΩ)。較高的電阻會(huì)降低電源正常引腳正常邏輯狀態(tài)下的靜態(tài)電流。必須將電源正常引腳電壓保持在 5.5V 以下，同時(shí)不超過(guò)其建議的工作電壓。

對(duì)于低電平有效電源正常極性，在啟動(dòng)期間，由于相鄰的 VIN 引腳與 PG 引腳之間存在寄生電容，PG 信號(hào)上會(huì)出現(xiàn)壓降。這種電容耦合會(huì)向 PG 引腳注入一個(gè)下拉電流，該電流在上拉電阻上產(chǎn)生壓降，從而導(dǎo)致啟動(dòng)期間 PG 信號(hào)上產(chǎn)生壓降。建議使用一個(gè) 4.99kΩ 上拉電阻器和一個(gè)連接 PG 引腳與接地的 1μF去耦電容器來(lái)減小啟動(dòng)期間的壓降。

對(duì)于高電平有效電源正常極性，PG 將在啟動(dòng)期間接地，因此可以選擇 0.1μF - 1μF 范圍內(nèi)帶有 10kΩ 上拉電阻的小型去耦電容器。高電平有效設(shè)置允許通過(guò)直接連接來(lái)自多個(gè) DC/DC 模塊的 PG 引腳信號(hào)輕松地進(jìn)行組故障報(bào)告。因?yàn)楫?dāng)任何一個(gè)（或多個(gè)）模塊出現(xiàn)電源異常時(shí)，其下拉 FET 導(dǎo)通，組合后的 PG 信號(hào)將保持為低電平；而在電源正常的情況下，所有 DC/DC 模塊的下拉 FET 均保持關(guān)閉，組合后的 PG 信號(hào)則維持在高電平