UCC35131-Q1 集成隔離式電源解決方案可簡化系統設計并減少使用的電路板面積。請遵循這些指南進行正確的 PCB 布局，以便實現理想性能。為了實現熱性能良好的 PCB 設計，推薦在外部層上使用 2 盎司銅的至少 4 層 PCB 層堆疊。不建議路由信號布線或將元件直接放置在 UCC35131-Q1 下方。

1. VIN 引腳和 GNDP 引腳之間的輸入電容器：
   1. 將 0.1μF 高頻旁路電容器 (C3) 盡可能靠近引腳 3、4 (VIN) 和引腳 5–8 (GNDP) 放置，并與 IC 位于 PCB 的同一側。0402 陶瓷 SMD 或更小尺寸是實現最佳布局所需的尺寸。10MHz 至 30MHz 范圍內的自諧振頻率非常適合為內部隔離式轉換器的開關頻率噪聲提供低阻抗去耦。請勿在旁路電容器和 IC 引腳之間放置任何過孔，以強制高頻電流通過電容器。
   2. 將大容量 VIN 電容器 (C2) 盡可能靠近 0.1μF 高頻旁路電容器 (C3) 并與之并聯，且與 IC 位于 PCB 的同一側，如 圖 8-6 所示。
2. 電源正常引腳去耦電容器：電源正常去耦電容器應靠近引腳 2（電源正常引腳）放置，并與 UCC35131-Q1 位于 PCB 的同一側。請參閱 圖 8-6 中所示的 C13 放置方式。
3. VDD 引腳和 COM 引腳之間的輸出電容器：
   1. 將 0.1μF 高頻旁路電容器 (C5) 盡可能靠近引腳 12 (VDD) 和引腳 10、11 (COM) 放置，并與 IC 位于 PCB 的同一側。0402 陶瓷 SMD 或更小尺寸是實現最佳布局所需的尺寸。10MHz 至 30MHz 范圍內的自諧振頻率非常適合為內部隔離式轉換器的開關頻率噪聲提供低阻抗去耦。請勿在旁路電容器和 IC 引腳之間放置任何過孔，以強制高頻電流通過電容器。
   2. 將大容量 VDD-COM 電容器 (C8) 盡可能靠近 0.1μF 高頻旁路電容器 (C5) 并與之并聯，且與 IC 位于 PCB 的同一側，如 圖 8-6 所示。
4. VEE 引腳和 COM 引腳之間的輸出電容器：
   1. 將 2.2μF 高頻率旁路電容器 (C9) 盡可能靠近 VEE 和 COM 引腳放置。3MHz 至 4MHz 范圍內的自諧振頻率非常適合為選擇 3.3uH 電感器 (L1) 的降壓/升壓轉換器的開關頻率噪聲提供低阻抗去耦?？梢詫㈦娙萜鞣胖迷?PCB 的另一側并使用過孔進行連接，以減少電容器與 VEE 降壓/升壓轉換器內部低側 MOSFET 之間的開關環路。此外，將電容器放置在另一側也會簡化 VDD 引腳和 COM 引腳之間去耦電容器的放置。C9 和 L1 放置在 PCB 底部的示例如 圖 8-10 所示。
5. VEE 引腳和 BSW 引腳之間的肖特基二極管：
   1. 因為 UCC35131-Q1 具有更高的降壓/升壓峰值電流限制。在 VEE 和 BSW 之間連接一個低寄生電感 SMD 肖特基二極管 D_BB，并盡可能減小下圖中突出顯示的 DBB、LBB 和 CVEE 之間的電源環路，以幫助降低內部體二極管損耗并提高整體效率。
   圖 8-5 肖特基二極管電源環路
6. 反饋：
   1. COMA 應通過所有 PCB 層與 COM 平面隔離。使用一個過孔直接連接到 FBVDD 引腳的低側電阻器和濾波電容器，與 FBVEE 引腳的低側濾波電容器相同。
   2. 將 RFBVDD 反饋電阻器（R6 和 R7）和去耦陶瓷電容器 (C6) 靠近 IC 放置。
   3. 頂層反饋電阻器應放置在低側電阻器旁邊，兩個電阻器之間具有較短的直接連接，并通過單一連接點連接至 FBVDD 引腳。用于檢測穩壓軌 (VDD-COM) 的頂部連接應進行布線并連接到柵極驅動器引腳附近的 VDD 偏置電容器遠程位置，以便獲得出色的精度和瞬態響應。
   4. VEE 反饋電阻器 (R5) 應與去耦合陶瓷電容器 (C4) 一起放置在 FBVEE（引腳 15）旁邊；而用于檢測穩壓軌 (COM-VEE) 的連接應從柵極驅動器引腳附近位置較遠的 COM 偏置電容器進行布線和連接，以便獲得出色的精度和瞬態響應。
   5. 使用雙路輸出模式時，必須填充降壓/升壓電感器 (L1) 和 2.2uF 去耦陶瓷電容器 (C9)。它們可以放置在 IC 的另一側或與 IC 位于同一層。
   6. 圖 8-7 顯示了布局示例，其中 L2（黃色）布線在第 2 層，L3（綠色）布線在第 3 層。
7. 散熱過孔：UCC35131-Q1 內部變壓器直接連接到引線框。因此，如以下步驟所述，為 PCB 設計提供足夠的空間和適當的散熱至關重要。
   1. TI 建議通過多個通孔將 VIN、GNDP、VDD 和 COM 引腳連接到內部接地平面或電源平面。或者，使連接到這些引腳的多邊形盡可能寬。
   2. 使用多個散熱過孔將 PCB 頂層 GNDP 銅連接到底部 GNDP 銅。如果可能，建議在外部頂部和底部 PCB 層上使用 2 盎司銅。
   3. 使用多個散熱過孔將 PCB 頂層 VEE 銅連接到底部 VEE 銅。如果可能，建議在外部頂部和底部 PCB 層上使用 2 盎司銅。
   4. 連接頂部和底部銅的散熱過孔也可以連接到內部銅層，以進一步改善散熱效果。
   5. 散熱過孔類似于下圖所示，但應在覆銅區允許的范圍內盡可能多地使用散熱過孔。TI 建議使用直徑為 30mil、孔尺寸為 12mil 的散熱過孔。
   6. 圖 8-8 所示為布局示例。如果可用的銅面積較小，請在設計允許的情況下使用盡可能多的散熱過孔，靠近引腳 5-8（初級）和引腳 9-11（次級）放置。
8. 爬電間隙：為了保持數據表中指定的完整爬電距離、間隙和電壓隔離額定值，請避免布線信號線跡或將元件直接放置在 UCC35131-Q1 下方。在整個定義的隔離柵中，保持以紅色突出顯示的間隙寬度。基礎型隔離的排除間隙可以比增強型隔離要求 (8.2mm) 小 50%。使用 8.2mm 可提供額外的裕度。圖 8-9 所示為布局示例。
9. 柵極驅動器輸出電容器：C_{VDD_GD}（C11 和 C12）和 C_{VEE_GD} (C10) 是 UCC35131-Q1 Excel 計算器工具中引用的參考位號。C11 和 C12 是 VDD-COM 之間的電容器，C10 是 COM-VEE 之間的電容器。C10-12 是柵極驅動器 IC 所需的電容器。
   1. C_{VDD_GD} 和 C_{VEE_GD} 應放置在柵極驅動器 IC 旁邊，以實現出色的去耦和柵極驅動器開關性能。
   2. 為了更好地調節電壓，VEE (FBVEE) 和 VDD (FBVDD) 的反饋布線應盡可能直接，以便直接在柵極驅動器 IC 附近的 VDD 和 VEE 電容器處檢測電壓反饋。