初級側的 ENA 輸入引腳和 PG 輸出引腳支持 5V 和 3.3V 域中的 TTL 和 CMOS 邏輯電平。高電平有效使能輸入 (ENA) 引腳用于打開隔離式直流/直流轉換器?？梢允褂?3.3V 或 5V 邏輯軌。建議的 ENA 引腳最大電壓為 5.5V。ENA 引腳的電壓高于使能閾值 V_{ENA_R} 后，電源模塊使能開始開關，然后經過軟啟動過程并向次級側供電。當 ENA 引腳的電壓降至禁用閾值 V_{ENA_F} 以下后，UCC34141-Q1 將禁用，且內部功率級停止開關。

ENA 引腳還可用于在器件進入保護安全狀態模式后對其進行復位。檢測到故障后，保護邏輯將鎖存并將器件置于安全狀態。要復位器件，用戶需要在發生故障后等待 t _{EN_LO_DLY}，然后將 ENA 引腳電壓低于 V_{ENA_F} 的時間切換至超過 t_{EN_LO_RST}，之后再切換回 3.3V 或 5V。隨后，器件將退出閉鎖模式，并重新開始軟啟動順序。

通過在 VIN 和 ENA 引腳之間使用外部電阻分壓器，還可以利用 ENA 引腳來實現可編程輸入 UVLO。對于輸入 UVLO 相對較低且 V_IN 相對較高的器件和應用，當啟動期間 V_IN 斜升較慢時，相對較低的變壓器匝數比不能產生足夠的功率為輸出電容器充電，從而導致啟動失敗。在 VIN、ENA 和 GNDP 引腳之間添加電阻分壓器來設定 ENA 信號時間并覆蓋內部輸入 UVLO，即可解決該問題。V_{ENA_R} 上升閾值設置為 1.5V，而 V_{ENA_F} 下降閾值設置為 1.35V。可編程輸入 UVLO 功能還可用于按順序啟動多個集成式直流/直流模塊，方法是在 ENA 和 GNDP 引腳之間添加延遲電容器，以設定每個電源模塊之間的延遲時間。具體而言，ENA1 信號可以啟用一個或一組模塊，而來自 ENA1 的延遲 ENA2 信號可以按順序啟用另一個或另一組模塊。對于 ENA1 和 ENA2 離 R_ENA2 布線太遠的應用，可以在每個模塊的 ENA 引腳上復制 ENA1 的 RC 電路，以實現順序啟動。如果不需要按順序加電，則多個模塊可以共用同一個電阻分壓器來設定輸入 UVLO 的閾值。為了便于實施，計算工具中提供了建議的電阻器和電容器值，作為本數據表之外的另一個設計支持文檔。

如果需要考慮電阻分壓器中的單點故障事件，例如單個底部電阻器開路失效，則需要在應用層級采取措施，以降低 ENA 引腳超過 7V 絕對最大絕對值的風險?？梢詰脙煞N方法：一種是在 ENA 引腳上添加外部齊納二極管，另一種是將底部電阻分為兩個電阻器元件。

圖 7-8 輸入 UVLO 編程電路和工作原理

有效低電平電平的電源正常 (PG) 引腳為開漏輸出，用于指示模塊何時不存在故障（短路）且輸出電壓處于調節設定點的 ±10% 范圍內?？紤]到內部下拉 MOSFET 的最大電流吸收能力小于 5mA，建議在 PG 引腳與 5V 或 3.3V 邏輯軌之間接入一個上拉電阻 (> 1kΩ)。較高的電阻會降低 PG 引腳正常邏輯狀態下的靜態電流。必須將 PG 引腳電壓保持在 5.5V 以下，同時不超過其建議的工作電壓。建議使用一個 10kΩ 上拉電阻器和一個連接 PG 引腳與接地的 1uF 去耦電容器來減小輸出電壓啟動期間的壓降。