ZHCSC13C November 2013 – June 2024 UCC27524A-Q1
PRODUCTION DATA
UCC27524A-Q1 器件的輸入引腳基于與 TTL 和 CMOS 兼容的輸入閾值邏輯，該邏輯與 VDD 電源電壓無關。在典型高電平閾值為 2V 且典型低電平閾值為 1V 的情況下，可以使用從 3.3V 和 5V 數字電源控制器器件獲取的 PWM 控制信號方便地驅動邏輯電平閾值。與傳統的 TTL 邏輯實現（其中的遲滯通常小于 0.5V）相比，更寬的遲滯（通常為 1V）可提供增強的噪聲抗擾度。UCC27524A-Q1 器件還能夠對輸入引腳閾值電壓電平進行嚴格的控制，從而簡化系統設計注意事項，并確保在整個溫度范圍內穩定運行（請參閱典型特性）。這些引腳上的極低輸入電容可減小負載并提高開關速度。
UCC27524A-Q1 器件具有一個重要的保護特性，能夠在相應引腳處于懸空狀態時保持通道的輸出。這是在所有同相輸入引腳（INA、INB）上使用 GND 下拉電阻實現的，如器件方框圖所示。
每個驅動器的輸入級由具有較短上升或下降時間的信號進行驅動。在典型的電源應用中，輸入信號由 PWM 控制器或具有較短轉換時間 (<200ns) 的邏輯門提供，輸入電壓變化較慢，驅動器的輸出可能會以高頻率反復開關，因此可以滿足這一條件。與大多數其他 TTL 輸入閾值器件相比，UCC27524A-Q1 提供的寬遲滯無疑緩解了這種擔憂，但在這些實現中仍需格外小心。如果主要目標是限制功率器件的上升或下降時間，那么強烈建議在驅動器的輸出和功率器件之間添加一個外部電阻。該外部電阻可提供一個額外的優勢，即降低柵極驅動器器件封裝中與柵極電荷相關的部分功率耗散，并將其轉移到外部電阻自身中。