ZHCSC13C November 2013 – June 2024 UCC27524A-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應用
- 3 說明
- 4 說明（續）
- 5 引腳配置和功能
- 6 規格
- 7 詳細說明
- 8 應用和實施
- 9 電源相關建議
- 10布局
- 11器件和文檔支持
- 12修訂歷史記錄
- 13機械、封裝和可訂購信息
封裝選項
機械數據 (封裝 | 引腳)
散熱焊盤機械數據 (封裝 | 引腳)
- DGN|8
訂購信息
8.2.2.1 VDD 和欠壓鎖定
UCC27524A-Q1 器件的 VDD 引腳電源電路塊具有內部欠壓鎖定 (UVLO) 保護特性。當 VDD 上升且電平仍低于 UVLO 閾值時，無論輸入狀態如何，該電路都會將輸出保持為低電平。UVLO 通常為 4V，通常具有 300mV 的遲滯。當低 VDD 電源電壓具有來自電源的噪聲時，以及在系統開始進行開關、IDD 突然增加的情況下 VDD 偏置電壓下降時，該遲滯有助于防止發生抖動。它能夠在低電壓電平（如低于 5V）下運行，并具有出色的開關特性，尤其適合驅動新興的 GaN 功率半導體器件。
例如，在上電時，如果使能引腳激活或懸空，UCC27524A-Q1 驅動器器件輸出會保持低電平，直到 VDD 電壓達到 UVLO 閾值。OUT 信號的幅度隨 VDD 的增加而增加，直到達到穩定狀態 VDD。圖 8-2 中的運行表明，輸出保持在低電平，直到達到 UVLO 閾值，然后輸出與輸入同相。
由于器件通過 VDD 引腳消耗電流，以便對所有內部電路進行偏置，因此，為了實現出色的高速電路性能，建議使用兩個 VDD 旁路電容器來防止出現噪聲問題。強烈建議使用表面貼裝組件。必須將一個 0.1μF 陶瓷電容器放置在盡可能靠近柵極驅動器器件的 VDD 至 GND 引腳的位置。此外，必須以并聯方式在非常靠近的位置連接一個具有相對較低 ESR 的更大電容器（例如 1μF），以幫助提供負載需要的高電流峰值。電容器的并聯組合具有低阻抗特性，以便在應用中實現預期的電流電平和開關頻率。
圖 8-2 使同相驅動器上電