ZHCSQF7D May 2023 – June 2024 UCC21551
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
| 參數 | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| 電源電流 | ||||||
| IVCC | VCC 靜態電流 | VINx = 0V、EN = VCC；VCC=3.3V | 1.4 | 2 | mA | |
| VINx = 0V、EN = VCC；VCC=5V | 1.4 | 2 | ||||
| VINx = VCC、EN = VCC；VCC=3.3V | 4.2 | 4.8 | ||||
| VINx = VCC、EN = VCC；VCC=5V | 4.2 | 4.8 | ||||
| VINx PWM 在 0V 時連接至 VCC，fSW = 500kHz，EN = VCC；VCC=3.3V | 2.7 | 3.2 | ||||
| VINx PWM 在 0V 時連接至 VCC，fSW = 500kHz，EN = VCC；VCC=5V | 2.7 | 3.2 | ||||
| IVDDx | VDDx 靜態電流 | VINx = 0V、EN = VCC； | 1.2 | 2 | mA | |
| VINx = 0V、EN = VCC；VDD=25V | 1.4 | 2.3 | ||||
| VINx = VCC、EN = VCC； | 1.4 | 2.2 | ||||
| VINx = VCC、EN = VCC；VDD=25V | 1.5 | 2.5 | ||||
| VINx PWM 在 0V 時連接至 VCC，fSW = 500kHz，EN = VCC； | 2.7 | 4.4 | ||||
| VINx PWM 在 0V 時連接至 VCC，fSW = 500kHz，EN = VCC；VDD=25V | 2.7 | 4.4 | ||||
| VCC 電源電壓欠壓閾值 | ||||||
| VVCC_ON | VCC UVLO 上升閾值 | 2.55 | 2.7 | 2.85 | V | |
| VVCC_OFF | VCC UVLO 下降閾值 | 2.35 | 2.5 | 2.65 | ||
| VVCC_HYS | VCC UVLO 閾值遲滯 | 0.2 | ||||
| tVCC+ to OUT | VCC UVLO 導通延遲 | 18 | 42 | 80 | μs | |
| tVCC– to OUT | VCC UVLO 關閉延遲 | 0.5 | 1.2 | 7 | ||
| tVCCFIL | VCC UVLO 抗尖峰脈沖濾波器 | 0.4 | 0.9 | 3.1 | ||
| VDD 電源電壓欠壓閾值和延遲 | ||||||
| VVDD_ON | VDDx UVLO 上升閾值 | 5V UVLO 選項 | 5.7 | 6.0 | 6.3 | V |
| VVDD_OFF | VDDx UVLO 下降閾值 | 5.4 | 5.7 | 6.0 | ||
| VVDD_HYS | VDDx UVLO 閾值遲滯 | 0.30 | ||||
| VVDD_ON | VDDx UVLO 上升閾值 | 8V UVLO 選項 | 7.7 | 8.5 | 8.9 | V |
| VVDD_OFF | VDDx UVLO 下降閾值 | 7.2 | 7.9 | 8.4 | ||
| VVDD_HYS | VDDx UVLO 閾值遲滯 | 0.6 | ||||
| VVDD_ON | VDDx UVLO 上升閾值 | 12V UVLO 選項（金屬選項） | 11.7 | 12.5 | 13.3 | V |
| VVDD_OFF | VDDx UVLO 下降閾值 | 10.7 | 11.5 | 12.3 | ||
| VVDD_HYS | VDDx UVLO 閾值遲滯 | 1.0 | ||||
| VVDD_ON | VDDx UVLO 上升閾值 | 17V UVLO 選項（金屬選項） | 16.4 | 17.6 | 18.8 | V |
| VVDD_OFF | VDDx UVLO 下降閾值 | 15.4 | 16.6 | 17.8 | V | |
| VVDD_HYS | VDDx UVLO 閾值遲滯 | 1.0 | V | |||
| tVDD+ to OUT | VDDx UVLO 導通延遲 | 10 | μs | |||
| tVDD– to OUT | VDDx UVLO 關閉延遲 | 0.1 | 0.5 | 2 | ||
| tVDDFIL | VDDx UVLO 抗尖峰脈沖濾波器 | 0.1 | 0.17 | |||
| INA、INB、AND EN/ | ||||||
| VINx_H、 、VEN_H |
輸入高電平閾值電壓 | 2 | 2.3 | V | ||
| VINx_L、 、VEN_L |
輸入低電平閾值電壓 | 0.8 | 1 | |||
| VINx_HYS、 、VEN_HYS |
輸入閾值遲滯 | 1 | ||||
| RINxD | INx 引腳下拉電阻 | INx = 3.3V | 50 | 90 | 185 | kΩ |
| RENU | EN 引腳下拉電阻 | EN = 3.3V | 50 | 90 | 185 | kΩ |
| 輸出驅動器級 | ||||||
| IO+ | 峰值輸出拉電流 | CVDDx = 10μF，CL = 0.22μF，f = 1kHz | -4 | A | ||
| IO– | 峰值輸出灌電流 | CVDDx = 10μF，CL = 0.22μF，f = 1kHz | 6 | A | ||
| ROH | 上拉電阻。ROH 并不表示驅動上拉性能。有關詳細信息，請參閱第 8.3.4 節。 | IOUTx = –0.05A | 5 | ? | ||
| ROL | 下拉電阻 | IOUTx = 0.05A | 0.55 | |||
| 有源下拉 | ||||||
| VOUTPD | OUTx 上的輸出有源下拉 | IOUT = 200mA，VDDx 懸空且未通電。 | 1.6 | 2 | V | |
| VOUTPD | OUTx 上的輸出有源下拉 | IOUT = 200mA，CVDD=100nF 且未通電。 | 1.6 | 2 | V | |
| 死區時間和重疊編程 | ||||||
| DTS | 禁用 DT 功能 | DT 引腳開路或將 DT 引腳拉至 VCC | 由 INA、INB 確定的輸出重疊 | - | ||
| 針對 RDT≤0.15kΩ 的死區時間編程 | RDT=0~0.15k? | -6 | 0.2 | 6 | ns | |
| 針對 1.7k?≤RDT≤100k? DT (ns) = 8.6×RDT(k?) + 13 的死區時間編程 |
RDT = 10kΩ | 86 | 99 | 112 | ns | |
| RDT = 20kΩ | 167 | 185 | 203 | |||
| RDT = 50 kΩ | 399 | 443 | 487 | |||