ZHCSIS7E September 2018 – November 2024 UCC21540 , UCC21540A , UCC21541 , UCC21542
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說(shuō)明
- 4 器件比較表
- 5 引腳配置和功能
- 6 規(guī)格
- 7 參數(shù)測(cè)量信息
- 8 詳細(xì)說(shuō)明
-
9 應(yīng)用和實(shí)施
- 9.1 應(yīng)用信息
- 9.2
典型應(yīng)用
- 9.2.1 設(shè)計(jì)要求
- 9.2.2 詳細(xì)設(shè)計(jì)過(guò)程
- 9.2.3 應(yīng)用曲線
- 10電源相關(guān)建議
- 11布局
- 12器件和文檔支持
- 13修訂歷史記錄
- 14機(jī)械、封裝和可訂購(gòu)信息
封裝選項(xiàng)
請(qǐng)參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- DWK|14
- DW|16
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- DW|16
訂購(gòu)信息
7.6 上電 UVLO 到輸出延遲
每當(dāng)電源電壓 VCCI 從低于下降閾值 VVCCI_OFF 變?yōu)楦哂谏仙撝?VVCCI_ON 時(shí)，以及每當(dāng)電源電壓 VDDx 從低于下降閾值 VVDDx_OFF 變?yōu)楦哂谏仙撝?VVDDx_ON 時(shí)，輸出開(kāi)始響應(yīng)輸入前會(huì)存在一些延遲。對(duì)于 VCCI UVLO，此延遲定義為 tVCCI+ to OUT，最大值為 50μs。對(duì)于 VDDx UVLO，此延遲定義為 tVDD+ to OUT，最大值為 10μs。TI 建議在驅(qū)動(dòng)輸入信號(hào)前留出一些裕量，以確保將驅(qū)動(dòng)器 VCCI 和 VDD 偏置電源完全激活。圖 7-7 和圖 7-8 展示了 VCCI 和 VDD 的加電 UVLO 延遲時(shí)序圖。
每當(dāng)電源電壓 VCCI 降至下降閾值 VVCCI_OFF 以下，或者 VDDx 降至下降閾值 VVDDx_OFF 以下時(shí)，輸出會(huì)停止響應(yīng)輸入并在 ≤2μs 內(nèi)保持低電平。這種不對(duì)稱延遲旨在確保器件能夠在 VCCI 或 VDDx 斷電期間安全運(yùn)行。
當(dāng) VCCI 斷開(kāi)，但 VDDx 存在時(shí)，輸出會(huì)保持低電平；當(dāng) VDDx 斷開(kāi)時(shí)，器件會(huì)通過(guò)有源下拉功能將輸出鉗位至低電平。如需更詳細(xì)的 UVLO 功能說(shuō)明，請(qǐng)查看 節(jié) 8.3.1 部分。
圖 7-7 VCCI 上電 UVLO 延遲
圖 7-8 VDDA/B 上電 UVLO 延遲