ZHCS904I May 2012 – March 2017 TRF7964A
PRODUCTION DATA.
- 1器件概述
- 2修訂歷史記錄
- 3Device Characteristics
- 4Terminal Configuration and Functions
- 5Specifications
-
6Detailed Description
- 6.1 Overview
- 6.2 System Block Diagram
- 6.3 Power Supplies
- 6.4 Receiver - Analog Section
- 6.5 Receiver - Digital Section
- 6.6 Oscillator Section
- 6.7 Transmitter - Analog Section
- 6.8 Transmitter - Digital Section
- 6.9 Transmitter - External Power Amplifier and Subcarrier Detector
- 6.10 TRF7964A IC Communication Interface
- 6.11 TRF7964A Initialization
- 6.12 Special Direct Mode for Improved MIFARE Compatibility
- 6.13
Direct Commands from MCU to Reader
- 6.13.1
Command Codes
- 6.13.1.1 Idle (0x00)
- 6.13.1.2 Software Initialization (0x03)
- 6.13.1.3 Reset FIFO (0x0F)
- 6.13.1.4 Transmission With CRC (0x11)
- 6.13.1.5 Transmission Without CRC (0x10)
- 6.13.1.6 Delayed Transmission With CRC (0x13)
- 6.13.1.7 Delayed Transmission Without CRC (0x12)
- 6.13.1.8 Transmit Next Time Slot (0x14)
- 6.13.1.9 Block Receiver (0x16)
- 6.13.1.10 Enable Receiver (0x17)
- 6.13.1.11 Test Internal RF (RSSI at RX Input With TX ON) (0x18)
- 6.13.1.12 Test External RF (RSSI at RX Input with TX OFF) (0x19)
- 6.13.1
Command Codes
- 6.14
Register Description
- 6.14.1 Register Preset
- 6.14.2 Register Overview
- 6.14.3
Detailed Register Description
- 6.14.3.1 Main Configuration Registers
- 6.14.3.2
Control Registers - Sublevel Configuration Registers
- 6.14.3.2.1 ISO/IEC 14443 TX Options Register (0x02)
- 6.14.3.2.2 ISO/IEC 14443 High-Bit-Rate and Parity Options Register (0x03)
- 6.14.3.2.3 TX Timer High Byte Control Register (0x04)
- 6.14.3.2.4 TX Timer Low Byte Control Register (0x05)
- 6.14.3.2.5 TX Pulse Length Control Register (0x06)
- 6.14.3.2.6 RX No Response Wait Time Register (0x07)
- 6.14.3.2.7 RX Wait Time Register (0x08)
- 6.14.3.2.8 Modulator and SYS_CLK Control Register (0x09)
- 6.14.3.2.9 RX Special Setting Register (0x0A)
- 6.14.3.2.10 Regulator and I/O Control Register (0x0B)
- 6.14.3.3
Status Registers
- 6.14.3.3.1 IRQ Status Register (0x0C)
- 6.14.3.3.2 Interrupt Mask Register (0x0D) and Collision Position Register (0x0E)
- 6.14.3.3.3 RSSI Levels and Oscillator Status Register (0x0F)
- 6.14.3.3.4 Special Functions Register (0x10)
- 6.14.3.3.5 Special Functions Register (0x11)
- 6.14.3.3.6 Adjustable FIFO IRQ Levels Register (0x14)
- 6.14.3.4 Test Registers
- 6.14.3.5 FIFO Control Registers
- 7Applications, Implementation, and Layout
- 8器件和文檔支持
- 9機械、封裝和可訂購信息
1 器件概述
1.1 特性
- 完全集成了以下標準的協議處理：ISO/IEC 15693、ISO/IEC 18000-3、ISO/IEC 14443 A 和 B 以及 FeliCa™
- 通過集成的狀態機實現 ISO/IEC 14443 A 防撞（破壞的字節）
- 輸入電壓范圍：2.7VDC 至 5.5VDC
- 可編程輸出功率：+20dBm (100mW)，+23dBm (200mW)
- 從 1.8VDC 至 5.5 VDC 的可編程 I/O 電壓電平
- 來自 13.56MHz 或者 27.12MHz 晶振或者振蕩器的可編程系統時鐘頻率輸出 (RF，RF/2，RF/4)
- 針對其它系統組件（微控制器 (MCU)，外設，指示器）的集成電壓穩壓器輸出，20mA（最大值）
- 可編程調制深度
- 具有針對“讀取漏洞”消除和鄰近讀取器系統或者周圍環境頻帶內噪聲檢測的具有接收信號強度指示器 (RSSI) 的雙接收器架構
- 針對超低功耗系統設計的可編程功率模式（斷電時 < 1µA）
- 并行或 SPI 接口（帶有 127 字節 FIFO）
- 溫度范圍：-40°C 至 110°C
- 32 引腳 QFN 封裝 (5mm × 5mm)
1.2 應用范圍
- 公共運輸或者賽事票務
- 護照或者付費 (POS) 讀取器系統
- 產品識別或者認證
- 醫療設備或者消耗品
- 訪問控制、數字門鎖
1.3 說明
TRF7964A 器件是集成式模擬前端 (AFE) 和多協議數據組幀器件，適用于 13.56MHz NFC/RFID 讀寫器系統，支持 ISO/IEC 14443 A 和 B、Sony FeliCa 以及 ISO/IEC 15693。與超集器件 TRF7970A 之間實現了引腳到引腳兼容以及固件兼容。該器件具有內置的編程選項，因此適合于接近和鄰近識別系統的廣泛 應用 。
通過在控制寄存器內選擇所需的協議可對此器件進行配置。通過對所有控制寄存器進行直接存取，可根據需要對不同的讀取器參數進行微調。
TRF7964A 器件針對所有符合板載 ISO 協議的組幀和同步任務，支持高達 848kbps 的數據速率?？赏ㄟ^使用該器件提供的直接模式之一來實現其他標準甚至自定義協議。這些直接模式可讓用戶完全控制 AFE，并且還可以訪問原始子載波數據或者未組幀但已經是 ISO 格式的數據和相關（提取的）時鐘信號。
接收器系統具有雙輸入接收器架構，可最大程度實現通信穩定。接收器還包括多種自動和手動增益控制選項。在 RSSI 寄存器中可獲取從應答器、周圍信號源或者內部電平接收到的信號強度。
可使用 SPI 或并行接口進行 MCU 和 TRF7964A 器件間的通信。當使用內置的硬件編碼器和解碼器時，發送和接收功能使用一個 127 字節的 FIFO 寄存器。對于直接發送或接收功能，由于編碼器或解碼器可被旁路繞開，所以 MCU 可實時地處理數據。
TRF7964A 器件支持 2.7V 至 5.5V 的寬電源電壓范圍以及 MCU I/O 接口的 1.8V 至 5.5V 數據通信電平。
當使用 5V 電源時，發送器對于 50Ω 負載具有 100mW (+20dBm) 或 200mW (+23dBm) 等效值的可選輸出功率電平，并支持可選調制深度的 OOK 和 ASK 調制。
內置的可編程輔助穩壓器為 MCU 和讀取器系統內的其他外部電路提供高達 20mA 的電源。
要評估 TRF7964A 多協議收發器 IC，可使用該超集器件的 TRF7970AEVM、TRF7970ATB 或 DLP-7970ABP。
器件信息
| 器件型號 | 封裝 | 封裝尺寸 |
|---|---|---|
| TRF7964ARHB | VQFN (32) | 5mm x 5mm |
