ZHCSN88A December 2023 – November 2024 TPSI3100-Q1
PRODUCTION DATA
5 引腳配置和功能
圖 5-1 TPSI310x-Q1 和 TPSI310xL-Q1DVX 封裝，16 引腳 SSOP（頂視圖）| 引腳 | I/O | 類型(1) | 說明 | |
|---|---|---|---|---|
| 編號 | 名稱 | |||
| 1 | EN | I | — | 高電平有效驅動器使能。內部 500kΩ 下拉至 VSSP。 |
| 2 | CE | I | — | 高電平有效輸入。當被置為低電平時，禁用器件。不使用時連接至 VDDP。內部 500kΩ 下拉至 VSSP。 |
| 3 | VSSP | — | GND | 初級側的接地電源。所有 VSSP 引腳必須連接至初級側接地端。 |
| 4 | VDDP | — | P | 初級側的電源 |
| 5 | PGOOD | O | — | 電源正常狀態指示器。開漏輸出。使用時，需要從外部上拉至 VDDP。不使用時懸空或連接至 VSSP。 |
| 6 | FLT1 | O | — | 故障 1 指示器。開漏輸出。使用時，需要從外部上拉至 VDDP。不使用時懸空或連接至 VSSP。 |
| 7 | ALM1 | O | — | 警報 1 指示器。開漏輸出。使用時，需要從外部上拉至 VDDP。不使用時懸空或連接至 VSSP。 |
| 8 | VSSP | — | GND | 初級側的接地電源。所有 VSSP 必須連接至初級側接地端。 |
| 9 | VSSS | — | GND | 次級側的接地電源。所有 VSSS 引腳必須連接至次級側接地端。 |
| 10 | RESP | O | — | 與連接至 VSSS 的外部電阻器配合使用，以調整比較器響應時間。不使用時連接至 VSSS。 |
| 11 | ALM1_CMP | I | — | 模擬比較器輸入。當 ALM1_CMP 電壓超過內部基準電壓時，ALM1 將在 tALM_LATENCY 內被置為低電平。內部 2.8MΩ 下拉至 VSSS。不使用時連接至 VSSS。 |
| 12 | FLT1_CMP | I | — | 模擬比較器輸入。當 FLT1_CMP 電壓超過內部基準電壓時，無論 EN 狀態如何，VDRV 都會自動置為低電平，并且 FLT1 在 tFLT_LATENCY 內被置為低電平。內部 2.8MΩ 下拉至 VSSS。不使用時連接至 VSSS。 |
| 13 | VDDM | — | P | 生成 1/2Vs，標稱值為 5V。 |
| 14 | VSSS | — | GND | 次級側的接地電源。所有 VSSS 引腳必須連接至次級側接地端。 |
| 15 | VDDH | — | P | 生成高電源電壓，標稱值為 17V。 |
| 16 | VDRV | O | — | 高電平有效驅動器輸出。 |
(1) P = 電源，GND = 接地，NC = 無連接
圖 5-2 TPSI311x-Q1 和 TPSI311xL-Q1DVX 封裝，16 引腳 SSOP（頂視圖）| 引腳 | I/O | 類型(1) | 說明 | |
|---|---|---|---|---|
| 編號 | 名稱 | |||
| 1 | EN | I | — | 高電平有效驅動器使能。內部 500kΩ 下拉至 VSSP。 |
| 2 | CE | I | — | 高電平有效輸入。當被置為低電平時，禁用器件。不使用時連接至 VDDP。內部 500kΩ 下拉至 VSSP。 |
| 3 | VSSP | — | GND | 初級側的接地電源。所有 VSSP 引腳必須連接至初級側接地端。 |
| 4 | VDDP | — | P | 初級側的電源 |
| 5 | PGOOD | O | — | 電源正常狀態指示器。開漏輸出。使用時，需要從外部上拉至 VDDP。不使用時懸空或連接至 VSSP。 |
| 6 | FLT1 | O | — | 故障 1 指示器。開漏輸出。使用時，需要從外部上拉至 VDDP。不使用時懸空或連接至 VSSP。 |
| 7 | FLT2 | O | — | 故障 2 指示器。開漏輸出。使用時，需要從外部上拉至 VDDP。不使用時懸空或連接至 VSSP。 |
| 8 | VSSP | — | GND | 初級側的接地電源。所有 VSSP 引腳必須連接至初級側接地端。 |
| 9 | VSSS | — | GND | 次級側的接地電源。所有 VSSS 引腳必須連接至次級側接地端。 |
| 10 | RESP | O | — | 與連接至 VSSS 的外部電阻器配合使用，以調整比較器響應時間。不使用時連接至 VSSS。 |
| 11 | FLT2_CMP | I | — | 模擬比較器輸入。當 FLT2_CMP 電壓超過內部基準電壓時，無論 EN 狀態如何，VDRV 都會自動置為低電平，并且 FLT2 在 tFLT_LATENCY 內被置為低電平。內部 2.8MΩ 下拉至 VSSS。不使用時連接至 VSSS。 |
| 12 | FLT1_CMP | I | — | 模擬比較器輸入。當 FLT1_CMP 電壓超過內部基準電壓時，無論 EN 狀態如何，VDRV 都會自動置為低電平，并且 FLT1 在 tFLT_LATENCY 內被置為低電平。內部 2.8MΩ 下拉至 VSSS。不使用時連接至 VSSS。 |
| 13 | VDDM | — | P | 生成 1/2Vs，標稱值為 5V。 |
| 14 | VSSS | — | GND | 次級側的接地電源。所有 VSSS 引腳必須連接至次級側接地端。 |
| 15 | VDDH | — | P | 生成高電源電壓，標稱值為 17V。 |
| 16 | VDRV | O | — | 高電平有效驅動器輸出。 |
圖 5-3 TPSI312x-Q1 DVX 封裝，16 引腳 SSOP（頂視圖）| 引腳 | I/O | 類型(1) | 說明 | |
|---|---|---|---|---|
| 編號 | 名稱 | |||
| 1 | EN | I | — | 高電平有效驅動器使能。內部 500kΩ 下拉至 VSSP。 |
| 2 | CE | I | — | 高電平有效輸入。當被置為低電平時，禁用器件。不使用時連接至 VDDP。內部 500kΩ 下拉至 VSSP。 |
| 3 | VSSP | — | GND | 初級側的接地電源。所有 VSSP 引腳必須連接至初級側接地端。 |
| 4 | VDDP | — | P | 初級側的電源 |
| 5 | PGOOD | O | — | 電源正常狀態指示器。開漏輸出。使用時，需要從外部上拉至 VDDP。不使用時懸空或連接至 VSSP。 |
| 6 | ALM1 | O | — | 警報 1 指示器。開漏輸出。使用時，需要從外部上拉至 VDDP。不使用時懸空或連接至 VSSP。 |
| 7 | ALM2 | O | — | 警報 2 指示器。開漏輸出。使用時，需要從外部上拉至 VDDP。不使用時懸空或連接至 VSSP。 |
| 8 | VSSP | — | GND | 初級側的接地電源。所有 VSSP 引腳必須連接至初級側接地端。 |
| 9 | VSSS | — | GND | 次級側的接地電源。所有 VSSS 引腳必須連接至次級側接地端。 |
| 10 | RESP | O | — | 與連接至 VSSS 的外部電阻器配合使用，以調整比較器響應時間。不使用時連接至 VSSS。 |
| 11 | ALM2_CMP | I | — | 模擬比較器輸入。當 ALM2_CMP 電壓超過內部基準電壓時，ALM2 將在 tALM_LATENCY 內被置為低電平。內部 2.8MΩ 下拉至 VSSS。不使用時連接至 VSSS。 |
| 12 | ALM1_CMP | I | — | 模擬比較器輸入。當 ALM1_CMP 電壓超過內部基準電壓時，ALM1 將在 tALM_LATENCY 內被置為低電平。內部 2.8MΩ 下拉至 VSSS。不使用時連接至 VSSS。 |
| 13 | VDDM | — | P | 生成 1/2Vs，標稱值為 5V。 |
| 14 | VSSS | — | GND | 次級側的接地電源。所有 VSSS 引腳必須連接至次級側接地端。 |
| 15 | VDDH | — | P | 生成高電源電壓，標稱值為 17V。 |
| 16 | VDRV | O | — | 高電平有效驅動器輸出。 |
圖 5-4 TPSI3133-Q1 DVX 封裝，16 引腳 SSOP（頂視圖）| 引腳 | I/O | 類型(1) | 說明 | |
|---|---|---|---|---|
| 編號 | 名稱 | |||
| 1 | EN | I | — | 高電平有效驅動器使能。內部 500kΩ 下拉至 VSSP。 |
| 2 | CE | I | — | 高電平有效輸入。當被置為低電平時，禁用器件。不使用時連接至 VDDP。內部 500kΩ 下拉至 VSSP。 |
| 3 | VSSP | — | GND | 初級側的接地電源。所有 VSSP 引腳必須連接至初級側接地端。 |
| 4 | VDDP | — | P | 初級側的電源 |
| 5 | PGOOD | O | — | 電源正常狀態指示器。開漏輸出。使用時，需要從外部上拉至 VDDP。不使用時懸空或連接至 VSSP。 |
| 6 | FLT1 | O | — | 故障 1 指示器。開漏輸出。使用時，需要從外部上拉至 VDDP。不使用時懸空或連接至 VSSP。 |
| 7 | ALM1 | O | — | 警報 1 指示器。開漏輸出。使用時，需要從外部上拉至 VDDP。不使用時懸空或連接至 VSSP。 |
| 8 | VSSP | — | GND | 初級側的接地電源。所有 VSSP 引腳必須連接至初級側接地端。 |
| 9 | VSSS | — | GND | 次級側的接地電源。所有 VSSS 引腳必須連接至次級側接地端。 |
| 10 | RESP | O | — | 與連接至 VSSS 的外部電阻器配合使用，以調整比較器響應時間。不使用時連接至 VSSS。 |
| 11 | ALM1_CMP | I | — | 模擬比較器輸入。當 ALM1_CMP 電壓超過內部基準電壓時，ALM1 將在 tALM_LATENCY 內被置為低電平。內部 2.8MΩ 下拉至 VSSS。不使用時連接至 VSSS。 |
| 12 | FLT1_CMP | I/O | — | 模擬比較器輸入/輸出。當 EN 狀態為低電平時，FLT1_CMP 主動拉至低電平。如果 EN 狀態為高電平并且 FLT1_CMP 電壓超過內部基準電壓，則 VDRV 會自動置為低電平，并且 FLT1 在 tFLT_LATENCY 內被置為低電平。內部 2.8MΩ 下拉至 VSSS。不使用時連接至 VSSS。 |
| 13 | VDDM | — | P | 生成 1/2Vs，標稱值為 5V。 |
| 14 | VSSS | — | GND | 次級側的接地電源。所有 VSSS 引腳必須連接至次級側接地端。 |
| 15 | VDDH | — | P | 生成高電源電壓，標稱值為 17V。 |
| 16 | VDRV | O | — | 高電平有效驅動器輸出。 |