5 引腳配置和功能

HBL 封裝	PWP 封裝
14 引腳 CFP	28 引腳 HTSSOP
（俯視圖）	（俯視圖）

表 5-1 引腳功能

引腳			I/O⁽¹⁾	說明
名稱	HBL (14) 編號	PWP (28) 編號	I/O⁽¹⁾	說明
BIAS	1	3	I	輔助電源。為了支持最大輸出電流，如果余量電壓低于 1.6V (V_headroom = V_in – V_out < 1.6V)，則需要單獨的輔助電源。將單獨的輔助電源設置為至少比 V_OUT 高 1.6V 的電壓，以支持最大輸出電流。12V 輔助電源可滿足這些條件（通常 5V 電源也足夠了）。V_BIAS 和 V_IN 之間沒有時序要求。為了限制 BIAS 上的噪聲，除非 V_BIAS 是超潔凈電源，否則建議使用 RC 濾波器（通常為 10Ω 和 4.7μF）。如果未使用單獨的輔助電源，則將 BIAS 連接至 V_IN（還建議通過 RC 濾波器將 V_IN 電源軌連接至 BIAS 引腳）。
EN	2	4	I	使能。將此引腳驅動為邏輯高電平可啟用器件；將引腳驅動為邏輯低電平可禁用器件。如果不需要啟用功能，則將此引腳連接至 IN。請勿將該引腳懸空。
IN	3、4	6、7、8	I	輸入電源。建議在此引腳附近使用一個輸入電容器（標稱值為 10μF）。
CLM	5	9	I	限流模式。將 CLM 連接至 V_IN 以實現磚墻式電流限制模式（當達到電流限制時，調節 V_OUT 以保持恒定的輸出電流，直至消除故障）。將 CLM 連接至 GND 以實現關斷電流限制模式（當達到電流限制時，V_OUT 停止調節，直至切換 EN）。啟用器件時，請勿更改此引腳的值，也不要將此引腳懸空。
GND	6	10、11	—	地。
PG	7	12	O	電源正常指示。這是一個開漏引腳。使用上拉電阻器將此引腳上拉至 V_OUT 或期望的邏輯電平。如果未使用 PG，建議將其下拉至地，但也可以將其保持懸空狀態。
REF	8	18	I/O	基準引腳。REF 輸出標稱 1.2V 電壓。在 REF 至 GND 之間放置一個高精度 12.0kΩ 外部電阻器，以設置內部 100μA 電流源。
SS_SET	9	19	I/O	軟啟動和電壓設置引腳。使用外部電容器（標稱值為 4.7μF 的陶瓷電容器）在啟動期間降低輸出電壓斜升速率，同時濾除內部器件噪聲。低于 4.7μF 的電容器值會導致出現略高的輸出噪聲。有一個內部快速啟動電路可實現合理的軟啟動時間。此外，連接在 SS_SET 至 GND 之間的電阻器可設置輸出電壓。在標稱運行期間，此引腳上輸出 100μA，而 SS_SET 至 GND 之間的電阻器用于設置輸出電壓。
STAB	10	20	I/O	穩定性引腳。這是來自內部 OTA（運算跨導放大器）誤差放大器的輸出，有助于測量或優化控制環路。使用 4.7nF 和 5kΩ 的串聯電容器 (C_COMP) 和電阻器 (R_COMP) 來補償器件。有關不同的補償選項，請查看節 8.3.8.2。建議使用能夠承受 V_BIAS 或 7.5V 中較低者的 C0G (NP0) 型電容器（例如，額定電壓為 25V 的電容器）。
OUT	11、12	21、22、23	O	輸出功率引腳。穩定輸出電壓。建議使用單個 220μF 或兩個 100μF 的鉭或鉭聚合物電容器。有關更多信息，請參閱節 8.3.8.1。
OUTS	13	25	I	輸出檢測引腳。此引腳用于檢測輸出電壓以進行調節。將 OUTS 連接至期望穩壓點（遙感）處的 OUT 引腳。
FB_PG	14	26	I	反饋和電源正常引腳。FB_PG 引腳用于設置可配置的電源正常閾值。通過電阻分壓器將輸出電壓饋送到此引腳來實現此功能（典型閾值為 300mV）。達到閾值時，PG 被置為有效。此外，當達到此引腳上的閾值時，啟動結束，并且禁用內部快速啟動電路。如果此引腳直接連接至 OUT，則快速啟動操作會停止，并且在 V_OUT 達到 300mV（典型值）后 PG 會置為有效。
NC		1、2、5、13、14、15、16、17、24、27、28	—	無連接。這個引腳不是內部連接。建議將這些引腳連接至 GND 以防止電荷積聚；但是，這些引腳也可以保持斷開或連接至 GND 和 V_BIAS 之間的任何電壓。
散熱焊盤			—	陶瓷封裝散熱焊盤在內部通過導電路徑連接到芯片的背面，并連接到 GND 引腳。建議將該金屬散熱焊盤連接到一個較大的接地層上，以便實現有效散熱。塑料封裝散熱焊盤通過導電路徑連接到芯片的背面，但它未在內部接地。將散熱焊盤連接到一個較大的接地層上以實現有效散熱，并提供芯片背面至 GND 的連接以確保正常運行。
金屬蓋	Lid	不適用	—	蓋子從內部通過密封圈連接到散熱焊盤和 GND。

(1) I = 輸入；O = 輸出；I/O = 輸入或輸出；— = 其他