ZHCSLO0E April 2023 – August 2025 TPS62874-Q1 , TPS62875-Q1 , TPS62876-Q1 , TPS62877-Q1
PRODUCTION DATA
| 參數 | 測試條件 | 最小值 | 典型值 | 最大值 | 單位 | |
|---|---|---|---|---|---|---|
| 電源 | ||||||
| IQ | 靜態電流 | EN = 高電平，IOUT = 0mA，器件未開關；MODE = 低電平 | 2.1 | 3.8 | mA | |
| ISD | 關斷電流 | EN = 低電平，V(SW) = 0V，TJ = 125°C 時的最大值 | 18 | 450 | μA | |
| VIT+(UVLO) | 正向 UVLO 閾值電壓 (VIN) | 2.5 | 2.6 | 2.7 | V | |
| VIT-(UVLO) | 負向 UVLO 閾值電壓 (VIN) | 2.4 | 2.5 | 2.6 | V | |
| Vhys(UVLO) | UVLO 遲滯電壓 (VIN) | 80 | mV | |||
| VIT+(OVLO) | 正向 OVLO 閾值電壓 (VIN) | 6.1 | 6.3 | 6.5 | V | |
| VIT-(OVLO) | 負向 OVLO 閾值電壓 (VIN) | 6.0 | 6.2 | 6.4 | V | |
| Vhys(OVLO) | OVLO 遲滯電壓 (VIN) | 80 | mV | |||
| VIT-(POR) | 負向上電復位閾值電壓 (VIN) | 1.4 | V | |||
| TSD | 熱關斷閾值溫度 | TJ 上升 | 170 | °C | ||
| 熱關斷遲滯 | 20 | °C | ||||
| TW | 熱警告閾值溫度 | TJ 上升 | 150 | °C | ||
| 熱警告遲滯 | 20 | °C | ||||
| 控制和接口 | ||||||
| VIT+ | 正向輸入閾值電壓 (EN) | 0.97 | 1.0 | 1.03 | V | |
| VIT- | 負向輸入閾值電壓 (EN) | 0.87 | 0.9 | 0.93 | V | |
| Vhys | 遲滯電壓 (EN) | 95 | mV | |||
| R(EN) | 連接至 GND 的輸入電阻 (EN) | 僅在以堆疊運行方式啟動期間有效。 | 1.4 | 1.8 | 3 | k? |
| IIH | 高電平輸入電流 (EN) | VIH = VIN，禁用內部下拉電阻器 | 3 | μA | ||
| IIL | 低電平輸入電流 (EN) | VIL = 0V，禁用內部下拉電阻器 | -200 | nA | ||
| VIH | 高電平輸入電壓（MODE/SYNC、VSEL、FSEL、SYNC_OUT、PG） | 0.8 | V | |||
| VIH | 高電平輸入電壓（SDA、SCL） | 0.95 | V | |||
| VIL | 低電平輸入電壓（MODE/SYNC、VSEL、FSEL、SYNC_OUT、PG） | 0.4 | V | |||
| VIL | 低電平輸入電壓（SDA、SCL） | 0.5 | V | |||
| RIN | MODE/SYNC、EN 和 PG 引腳上連接至 GND 的輸入電阻 | 2 | 3 | 4 | MΩ | |
| VOL | 低電平輸出電壓 (SDA) | IOL = 9mA | 0.4 | V | ||
| VOL | 低電平輸出電壓 (SDA) | IOL = 5mA | 0.2 | V | ||
| ILKG | 流入 SDA、SCL 的輸入漏電流 | VOH = 3.3V | 200 | nA | ||
| IIL | 低電平輸入電流 (MODE/SYNC) | VIL = 0V | -100 | 100 | nA | |
| IIH | 高電平輸入電流 (MODE/SYNC) | VIH = VIN | 3 | μA | ||
| IIL | 低電平輸入電流 (SYNC_OUT) | VIL = 0V | -230 | nA | ||
| IIH | 高電平輸入電流 (SYNC_OUT) | VIH = 2V | 110 | nA | ||
| VOL | 低電平輸出電壓 (SYNC_OUT) | IOL = 1mA | 0.3 | V | ||
| VOH | 高電平輸出電壓 (SYNC_OUT) | IOH = 0.1mA | 1.3 | 2.1 | V | |
| td(EN)1 | EN 連接至 VIN 時的啟用延遲時間 | 測量從 EN 變為高電平至器件開始開關的時間，SRVIN = 1V/μs | 200 | 600 | μs | |
| td(EN)2 | 已施加 VIN 時的啟用延遲時間 | 測量從 EN 變為高電平至器件開始開關的時間 | 40 | 100 | μs | |
| td(Ramp) | CONTROL2[1:0] = 00 時的輸出電壓斜坡時間 | 測量從器件開始開關至 PG 的上升沿的時間 | 0.35 | 0.5 | 0.65 | ms |
| CONTROL2[1:0] = 01 時的輸出電壓斜坡時間 | 0.54 | 0.77 | 1.0 | ms | ||
| CONTROL2[1:0] = 10（默認值）時的輸出電壓斜坡時間 | 0.7 | 1 | 1.3 | ms | ||
| CONTROL2[1:0] = 11 時的輸出電壓斜坡時間 | 1.4 | 2 | 2.6 | ms | ||
| f(SYNC) | 同步時鐘頻率范圍 (MODE/SYNC) | f(SW)nom = 1.5MHz，D(MODE/SYNC) = 45%...55% | 1.2 | 1.8 | MHz | |
| 同步時鐘頻率范圍 (MODE/SYNC) | f(SW)nom = 2.25MHz，D(MODE/SYNC) = 45%...55% | 1.8 | 2.7 | MHz | ||
| 同步時鐘頻率范圍 (MODE/SYNC) | f(SW)nom = 2.5MHz，D(MODE/SYNC) = 45%...55% | 2 | 3.0 | MHz | ||
| f(SYNC) | 同步時鐘頻率范圍 (MODE/SYNC) | f(SW)nom = 3MHz，D(MODE/SYNC) = 45%...55% | 2.4 | 3.3 | MHz | |
| D(MODE/SYNC) | 同步時鐘頻率的占空比 (MODE/SYNC) | 45 | 55 | % | ||
| 以內部時鐘或外部時鐘為基準的 SYNC_OUT 相移 | CONTROL2:SYNCH_OUT_PHASE = 0b0 | 120 | ° | |||
| 以內部時鐘或外部時鐘為基準的 SYNC_OUT 相移 | CONTROL2:SYNCH_OUT_PHASE = 0b1 | 180 | ° | |||
| 鎖定到外部頻率所需的時間 | 50 | μs | ||||
| FSEL、VSEL 上連接至 GND 的電阻（如果未直接連接至 GND） | 6.2 | k? | ||||
| FSEL、VSEL 上連接至 VIN 的電阻（如果未直接連接至 VIN） | 47 | k? | ||||
| VT+(UVP) | 正向電源正常閾值電壓（輸出欠壓） | 94 | 96 | 98 | % | |
| VT-(UVP) | 負向電源正常閾值電壓（輸出欠壓） | 92 | 94 | 96 | % | |
| VT+(OVP) | 正向電源正常閾值電壓（輸出過壓） | 104 | 106 | 108 | % | |
| VT-(OVP) | 負向電源正常閾值電壓（輸出過壓） | 102 | 104 | 106 | % | |
| VOL | 低電平輸出電壓 (PG) | IOL = 1mA | 0.012 | 0.3 | V | |
| IOH | 高電平輸出電流 (PG) | VOH = 5V | 3 | μA | ||
| IIH | 高電平輸入電流 (PG) | 以堆疊方式運行時配置為輔助器件的器件 | 3 | μA | ||
| IIL | 低電平輸入電流 (PG) | 以堆疊方式運行時配置為輔助器件的器件 | -1 | μA | ||
| td(PG) | 抗尖峰脈沖時間 (PG) | PG 引腳上的高電平到低電平或低電平到高電平轉換 | 34 | 40 | 46 | μs |
| 輸出 | ||||||
| ΔVOUT | 輸出電壓精度 | VIN ≥ VOUT + 1.6V，禁用壓降補償 | -0.8 | 0.8 | % | |
| ΔVOUT | 從無電流到額定電流的輸出電壓變化 | 啟用壓降補償 | ±12 | mV | ||
| 壓降補償電壓的精度；TPS62874-Q1 | 器件處于強制 PWM 模式 | -3.75 | 3.75 | mV | ||
| 壓降補償電壓的精度；TPS62875-Q1 | 器件處于強制 PWM 模式 | -3.5 | 3.5 | mV | ||
| 壓降補償電壓的精度；TPS62876-Q1 和 TPS62877-Q1 | 器件處于強制 PWM 模式 | -3 | 3 | mV | ||
| 線線路調整 | IOUT = 15A，VIN ≥ VOUT + 1.6V | 0.02 | %/V | |||
| IIB | 輸入偏置電流 (GOSNS) | EN = 高電平；V(GOSNS) = –100mV 至 100mV |
-60 | 3 | μA | |
| IIB | 輸入偏置電流 (VOSNS) | V(VOSNS) = 1.675V，VIN = 6V，禁用壓降補償 | -5.5 | 5.5 | μA | |
IIB |
輸入偏置電流 (VOSNS) | V(VOSNS) = 1.675V，VIN = 6V，啟用壓降補償 | -13.2 | 13.2 | μA |
|
| VICR | 輸入共模范圍 (GOSNS) | -100 | 100 | mV | ||
| RDIS | 輸出放電電阻 | VOUT ≤ 1V | 2.7 | 9.2 | Ω | |
| fSW | 開關頻率 (SW) | fSW = 1.5MHz，PWM 運行 | 1.35 | 1.5 | 1.65 | MHz |
| fSW = 2.25MHz，PWM 運行 | 2.025 | 2.25 | 2.475 | MHz | ||
| fSW = 2.5MHz，PWM 運行 | 2.25 | 2.5 | 2.75 | MHz | ||
| fSW = 3MHz，PWM 運行 | 2.7 | 3 | 3.3 | MHz | ||
| fSSC | 調制頻率 | fsw/2048 | kHz | |||
| ΔfSW | 展頻運行期間的開關頻率變化 | fSW–10% | fSW+10% | |||
| gm | COMP 引腳上 OTA 的跨導 | 1.5 | mS | |||
| τ | 仿真電流時間常數 | 11.87 | 12.5 | 13.2 | μs | |
| RDS(ON) | 高側 FET 靜態導通電阻 | VIN = 3.3V | 3.4 | 6.4 | mΩ | |
| RDS(ON) | 低側 FET 靜態導通電阻 | VIN = 3.3V | 1.9 | 3.6 | mΩ | |
| I(SW)(off) | HS-FET 和 LS-FET 關斷時的 SW 引腳電流 | VIN = 6V；V(SW) = 0V，TJ = 25°C | -1.5 | 0.1 | μA | |
| HS-FET 和 LS-FET 關斷時的 SW 引腳電流 | VIN = 6V；V(SW) = 6V，TJ = 25°C | 60 | 130 | μA | ||
| HS-FET 和 LS-FET 關斷時的 SW 引腳電流 | V(SW) = 0.4V，流入 SW 引腳的電流 | 11 | 3000 | μA | ||
| ILIM | 高側 FET 正向開關電流限制，直流 | TPS62874-Q1 | 19 | 22.5 | 26 | A |
| ILIM | 高側 FET 正向開關電流限制，直流 | TPS62875-Q1 | 24 | 28.5 | 32 | A |
| ILIM | 高側 FET 正向開關電流限制，直流 | TPS62876-Q1 | 29 | 34 | 39 | A |
| ILIM | 高側 FET 正向開關電流限制，直流 | TPS62877-Q1 | 34 | 39 | 44 | A |
| ILIM | 低側 FET 正向開關電流限制，直流 | TPS62874-Q1 | 15 | 20 | 24 | A |
| ILIM | 低側 FET 正向開關電流限制，直流 | TPS62875-Q1 | 20 | 24.5 | 29 | A |
| ILIM | 低側 FET 正向開關電流限制，直流 | TPS62876-Q1 | 24.5 | 29 | 33 | A |
| ILIM | 低側 FET 正向開關電流限制，直流 | TPS62877-Q1 | 29.5 | 33.5 | 38 | A |
| ILIM | 低側 FET 負電流限制，直流 | -10 | A | |||
| ton, min | HS FET 的最短導通時間 | VIN = 3.3V | 45 | 53 | ns | |
| ton, min | HS FET 的最短導通時間 | VIN = 5V | 35 | 44 | ns | |
| toff, min | HS FET 的最短關斷時間 | VIN = 5V | 70 | 100 | ns | |
| 功率級的最大占空比 | 僅適用于 TPS62877-Q1 | 45 | % | |||