5 引腳配置和功能

圖 5-1 21 引腳 VQFN-HR、RYQ 封裝（透明頂視圖）

表 5-1 引腳功能

引腳		I/O	說明
編號	名稱	I/O	說明
1	EN/UVLO	I	啟用邏輯輸入和可編程輸入電壓欠壓鎖定 (UVLO) 輸入。邏輯高電平可啟用器件。邏輯低電平可禁用器件并將其轉換為關斷模式。EN/UVLO 引腳上的電壓高于 1.15V 的邏輯高電平電壓后，該引腳可充當可編程 UVLO 輸入，具有 1.23V 的內部基準電壓。
2	MODE	I	輕負載條件下的模式選擇引腳。將它連接至邏輯高電壓時，此器件在強制 PWM 模式下運行。將它連接至邏輯低電壓時，此器件在自動 PFM 模式下運行。此引腳在應用中不能懸空。
3	PG	O	指示電源正常的開漏輸出。當輸出電壓高于設定輸出電壓的 95% 時，此引腳輸出高阻抗。當輸出電壓低于設定輸出電壓的 90% 時，此引腳輸出低電平
4	CC	O	指示恒定電流輸出的開漏輸出。觸發輸出電流限制時，此引腳輸出低電平。
5	DITH/SYNC	I	抖動頻率設置和同步時鐘輸入。在該引腳和接地端之間，使用電容器來設置抖動頻率。該引腳接地短路或拉至 1.2V 以上時，無抖動功能。可以在該引腳上應用外部時鐘，來同步開關頻率。
6	FSW	I	開關頻率可通過該引腳和 AGND 引腳之間的電阻進行編程。
7	VIN	PWR	降壓/升壓轉換器的輸入。
8	SW1	PWR	降壓側的開關節點引腳。它連接到內部降壓低側功率 MOSFET 的漏極，以及內部降壓高側功率 MOSFET 的源極。
9	PGND	PWR	IC 的電源接地。
10	SW2	PWR	升壓側的開關節點引腳。它連接到內部升壓低側功率 MOSFET 的漏極，以及內部升壓高側功率 MOSFET 的源極。
11	VOUT	PWR	降壓/升壓轉換器的輸出。
12	ISP	I	電流檢測放大器的正輸入。在 ISP 引腳和 ISN 引腳之間連接的可選電流檢測電阻可以限制輸出電流。如果檢測到的電壓達到電流限值，將激活慢速恒定電流控制環路，并開始調節 ISP 引腳和 ISN 引腳之間的電壓。將 ISP 引腳和 ISN 引腳與 VOUT 引腳連接到一起，可以禁用輸出電流限制功能。
13	ISN	I	電流檢測放大器的負輸入。在 ISP 引腳和 ISN 引腳之間連接的可選電流檢測電阻可以限制輸出電流。如果檢測到的電壓達到電流限值，將激活慢速恒定電流控制環路，并開始調節 ISP 引腳和 ISN 引腳之間的電壓。將 ISP 引腳和 ISN 引腳與 VOUT 引腳連接到一起，可以禁用輸出電流限制功能。
14	FB	I	連接到電阻分壓器的中心，可對輸出電壓進行編程
15	COMP	O	內部誤差放大器的輸出。在該引腳和 AGND 引腳之間連接環路補償網絡。
16	CDC	O	電壓輸出與 ISP 引腳和 ISN 引腳之間檢測到的電壓成正比。在該引腳和 AGND 之間使用一個電阻器來增加輸出電壓，以補償電纜上由電纜電阻引起的壓降。
17	AGND	-	IC 的信號接地。
18	VCC	O	內部穩壓器的輸出。在此引腳和 AGND 引腳之間需要一個大于 4.7μF 的陶瓷電容器。
19	BOOT2	O	升壓側高側 MOSFET 柵極驅動器的電源。必須在此引腳和 SW2 引腳之間連接一個 0.1μF 的陶瓷電容器。
20	BOOT1	O	降壓側高側 MOSFET 柵極驅動器的電源。必須在此引腳和 SW1 引腳之間連接一個 0.1μF 的陶瓷電容器。
21	EXTVCC	I	為 VCC 選擇內部 LDO 或外部 5V。將它連接至邏輯高電壓或者保持懸空時，可選擇內部 LDO。將它連接至邏輯低電壓時，可為 VCC 選擇外部 5V。