ZHCSVK5 August 2024 TPS55287-Q1
PRODUCTION DATA
- 1
- 1 特性
- 2 應(yīng)用
- 3 說明
- 4 引腳配置和功能
- 5 規(guī)格
- 6 詳細(xì)說明
-
7 寄存器映射
- 7.1 REF 寄存器（地址 = 0h、1h）[復(fù)位 = 10100100b、00000001b]
- 7.2 IOUT_LIMIT 寄存器（地址 = 2h）[復(fù)位 = 11100100b]
- 7.3 VOUT_SR 寄存器（地址 = 3h）[復(fù)位 = 00000001b]
- 7.4 VOUT_FS 寄存器（地址 = 4h）[復(fù)位 = 00000011b]
- 7.5 CDC 寄存器（地址 = 5h）[復(fù)位 = 11100000b]
- 7.6 MODE 寄存器（地址 = 6h）[復(fù)位 = 00100000b]
- 7.7 STATUS 寄存器（地址 = 7h）[復(fù)位 = 00000011b]
- 7.8 寄存器匯總
- 8 應(yīng)用和實施
- 9 器件和文檔支持
- 10修訂歷史記錄
- 11機(jī)械、封裝和可訂購信息
封裝選項
請參考 PDF 數(shù)據(jù)表獲取器件具體的封裝圖。
機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RYQ|21
散熱焊盤機(jī)械數(shù)據(jù) (封裝 | 引腳)
- RYQ|21
訂購信息
4 引腳配置和功能
圖 4-1 21 引腳 VQFN-HR、RYQ 封裝（透明頂視圖）表 4-1 引腳功能
| 引腳 | I/O | 說明 | |
|---|---|---|---|
| 編號 | 名稱 | ||
| 1 | EN/UVLO | I | 啟用邏輯輸入和可編程輸入電壓欠壓鎖定 (UVLO) 輸入。邏輯高電平可啟用器件。邏輯低電平可禁用器件并將其轉(zhuǎn)換為關(guān)斷模式。EN/UVLO 引腳上的電壓高于 1.15V 的邏輯高電平電壓后，該引腳可充當(dāng)可編程 UVLO 輸入，具有 1.23V 的內(nèi)部基準(zhǔn)電壓。 |
| 2 | 模式 | I | I2C 目標(biāo)地址選擇。當(dāng)它連接至邏輯高電壓時，I2C 目標(biāo)地址為 74H。當(dāng)它連接至邏輯低電壓時，I2C 目標(biāo)地址為 75H。 |
| 3 | SCL | I | I2C 接口的時鐘。 |
| 4 | SDA | I/O | I2C 接口的數(shù)據(jù)。 |
| 5 | DITH/SYNC | I | 抖動頻率設(shè)置和同步時鐘輸入。在該引腳和接地端之間，使用電容器來設(shè)置抖動頻率。該引腳接地短路或拉至 1.2V 以上時，無抖動功能。可以在該引腳上應(yīng)用外部時鐘，來同步開關(guān)頻率。 |
| 6 | FSW | I | 開關(guān)頻率可通過該引腳和 AGND 引腳之間的電阻進(jìn)行編程。 |
| 7 | VIN | PWR | 降壓/升壓轉(zhuǎn)換器的輸入。 |
| 8 | SW1 | PWR | 降壓側(cè)的開關(guān)節(jié)點引腳。它連接到內(nèi)部降壓低側(cè)功率 MOSFET 的漏極，以及內(nèi)部降壓高側(cè)功率 MOSFET 的源極。 |
| 9 | PGND | PWR | 器件的電源接地。 |
| 10 | SW2 | PWR | 升壓側(cè)的開關(guān)節(jié)點引腳。它連接到內(nèi)部升壓低側(cè)功率 MOSFET 的漏極，以及內(nèi)部升壓高側(cè)功率 MOSFET 的源極。 |
| 11 | VOUT | PWR | 降壓/升壓轉(zhuǎn)換器的輸出。 |
| 12 | ISP | I | 電流檢測放大器的正輸入。在 ISP 引腳和 ISN 引腳之間連接的可選電流檢測電阻可以限制輸出電流。如果檢測到的電壓達(dá)到寄存器中設(shè)置的電流限值，將激活慢速恒定電流控制環(huán)路，并開始調(diào)節(jié) ISP 引腳和 ISN 引腳之間的電壓。將 ISP 引腳和 ISN 引腳與 VOUT 引腳連接到一起，可以禁用輸出電流限制功能。它不得處于開路狀態(tài)。 |
| 13 | ISN | I | 電流檢測放大器的負(fù)輸入。在 ISP 引腳和 ISN 引腳之間連接的可選電流檢測電阻可以限制輸出電流。如果檢測到的電壓達(dá)到寄存器中設(shè)置的電流限值，將激活慢速恒定電流控制環(huán)路，并開始調(diào)節(jié) ISP 引腳和 ISN 引腳之間的電壓。將 ISP 引腳和 ISN 引腳與 VOUT 引腳連接到一起，可以禁用輸出電流限制功能。它不得處于開路狀態(tài)。 |
| 14 | FB/INT | I/O | 當(dāng)器件設(shè)置為使用外部輸出電壓反饋時，連接到電阻分壓器的中心抽頭以對輸出電壓進(jìn)行編程。當(dāng)器件設(shè)置為使用內(nèi)部反饋時，該引腳是故障指示燈開漏輸出。當(dāng)發(fā)生內(nèi)部故障時，該引腳輸出邏輯低電平。 |
| 15 | COMP | O | 內(nèi)部誤差放大器的輸出。在該引腳和 AGND 引腳之間連接環(huán)路補(bǔ)償網(wǎng)絡(luò)。 |
| 16 | CDC | O | 電壓輸出與 ISP 引腳和 ISN 引腳之間檢測到的電壓成正比。在該引腳和 AGND 之間使用一個電阻器來增加輸出電壓，以補(bǔ)償電纜上由電纜電阻引起的壓降。如果使用內(nèi)部電纜壓降補(bǔ)償，則該引腳可保持開路。 |
| 17 | AGND | - | 器件的信號接地。 |
| 18 | VCC | O | 內(nèi)部穩(wěn)壓器的輸出。在此引腳和 AGND 引腳之間需要一個大于 4.7μF 的陶瓷電容器。 |
| 19 | BOOT2 | O | 升壓側(cè)高側(cè) MOSFET 柵極驅(qū)動器的電源。必須在此引腳和 SW2 引腳之間連接一個 0.1μF 的陶瓷電容器。 |
| 20 | BOOT1 | O | 降壓側(cè)高側(cè) MOSFET 柵極驅(qū)動器的電源。必須在此引腳和 SW1 引腳之間連接一個 0.1μF 的陶瓷電容器。 |
| 21 | EXTVCC | I | 為 VCC 選擇內(nèi)部 LDO 或外部 5V。將它連接至 VCC 引腳邏輯高電壓或者保持懸空時，可選擇內(nèi)部 LDO。將它連接至邏輯低電壓時，可為 VCC 選擇外部 5V。 |