ZHCSQT0E March 2007 – July 2022 TPS5450
PRODUCTION DATA
請參考 PDF 數據表獲取器件具體的封裝圖。
由于 TPS5450 采用特殊內部設計,對于任何給定的輸入電壓,都有輸出電壓上限和下限。輸出電壓設定點的上限受最大占空比 87% 的限制,計算公式如下:

其中
此公式假定內部高側 FET 的電阻為最大值。
下限受到可高達 200ns 的最小可控導通時間的限制。給定輸入電壓和最小負載電流的近似最小輸出電壓計算公式如下:

其中
此公式假定高側 FET 的導通電阻為額定電阻,并考慮到工作頻率設定點的最壞情況變化。應仔細檢查任何在器件運行極限工作的設計,以確保正常工作。