ZHCSHP2B October 2017 – November 2018 TPS2372
PRODUCTION DATA.
7.4.9 啟動和轉換器運行
在 PSE 向 PD 提供完整電壓之前，內部 PoE UVLO（欠壓閉鎖）電路會使熱插拔開關保持關閉。這樣可以防止下游轉換器電路在檢測和分類期間加載 PoE 輸入。在 PD 斷電期間，轉換器電路將使 CBULK 放電。因此，在剛向 PD 施加完整電壓后，V(VDD-RTN) 將呈現較低的電壓（如Figure 17 所示）。PSE 一旦決定為 PD 供電，就會將 PI 電壓驅動到工作范圍內。當 VVDD 上升至高于 UVLO 導通閾值（VUVLO_R，約為 38V）且 RTN 為高電平時， TPS2372-3 和 TPS2372-4 將使熱插拔 MOSFET 進入浪涌電流限制狀態（ TPS2372-3 約為 200mA， TPS2372-4 約為 335mA，如Figure 19 所示）。PG 引腳將處于低電平狀態，同時，CBULK 會充電，而 VRTN 從 VVDD 下降至接近 VVSS。在該過程中，PG 輸出保持低電平，以免在 VVDD 和 VRTN 之間增加負載（這可能會阻止成功啟動 PD 以及后續成功啟動轉換器）。一旦浪涌電流下降至浪涌電流限值下方大約 10%，PD 電流限值就會切換到運行電平（ TPS2372-3 大約為 1.85A， TPS2372-4 大約為 2.2A）。
此外，如Figure 19 所示，一旦浪涌持續時間也已經超過約 81.5ms，如果 IRSHDL_EN 斷開（如果連接到 RTN，此延遲將不適用），PG 輸出將變為高阻抗，充電允許下游轉換器電路啟動。 在典型的照明 應用中，這會允許低功率轉換器開始為微控制器供電，進而隨后開啟高功率 LED 驅動器。 如Figure 20 所示，轉換器軟啟動功能會在轉換到較高功率模式之前引入一個額外的輕微延遲。 TPH、TPL 和 BT 輸出將在 tTPLHBT 時間內啟用（在 PG 從低電平變為斷開狀態之后）。
Figure 19. 加電和啟動 
Figure 20. 加電和啟動 如果 VVDD-VVSS 下降至低于 PoE UVLO 下限（VUVLO_F，約為 32V），則會關閉熱插拔開關，但 PG 輸出會保持高阻抗，允許轉換器繼續運行，直到轉換器的 UVLO 閾值達到為止。