ZHCSCX9 October   2014 RM41L232

PRODUCT PREVIEW Information. Product in design phase of development. Subject to change or discontinuance without notice.  

1. 1器件概述
   1. 1.1 特性
   2. 1.2 應用
   3. 1.3 說明
   4. 1.4 功能方框圖
2. 2修訂歷史記錄
3. 3器件封裝和引腳功能
   1. 3.1 PZ QFP 封裝引腳分配（100 引腳）
   2. 3.2 引腳配置和功能
      1. 3.2.1  高端定時器 (N2HET)
      2. 3.2.2  增強型正交編碼器脈沖模塊 (eQEP)
      3. 3.2.3  通用輸入/輸出 (GIO)
      4. 3.2.4  控制器局域網絡接口模塊 (DCAN1，DCAN2)
      5. 3.2.5  多緩沖串行外設接口 (MibSPI1)
      6. 3.2.6  標準串行外設接口 (SPI2)
      7. 3.2.7  本地互連網絡控制器 (LIN)
      8. 3.2.8  多緩沖模數轉換器 (MibADC)
      9. 3.2.9  系統模塊
      10. 3.2.10 錯誤信令模塊 (ESM)
      11. 3.2.11 主振蕩器
      12. 3.2.12 測試/調試接口
      13. 3.2.13 閃存
      14. 3.2.14 內核電源
      15. 3.2.15 I/O 電源
      16. 3.2.16 內核和 I/O 電源接地基準
   3. 3.3 輸出復用和控制
      1. 3.3.1 輸出多路復用的注意事項
      2. 3.3.2 多路復用控制寄存器的通用規則
   4. 3.4 特定復用選項
      1. 3.4.1 eQEP 輸入過濾
         1. 3.4.1.1 eQEPA 輸入
         2. 3.4.1.2 eQEPB 輸入
         3. 3.4.1.3 eQEPI 輸入
         4. 3.4.1.4 eQEPS 輸入
      2. 3.4.2 N2HET PIN_nDISABLE 輸入端口
4. 4規范
   1. 4.1  自然通風運行溫度范圍內的最大絕對值，
   2. 4.2  處理額定值
   3. 4.3  上電小時數 (POH)
   4. 4.4  建議的運行條件
   5. 4.5  建議時鐘域運行條件下的開關特性
   6. 4.6  要求等待狀態
   7. 4.7  推薦運行條件內的功耗
   8. 4.8  PZ 的熱阻特性
   9. 4.9  推薦運行條件下的輸入/輸出電氣特性
   10. 4.10 輸出緩沖器驅動強度
   11. 4.11 輸入時序
   12. 4.12 輸出時序
5. 5系統信息和電氣技術規范
   1. 5.1  電壓監視器特性
      1. 5.1.1 重要考慮
      2. 5.1.2 電壓監視器運行
      3. 5.1.3 電源過濾
   2. 5.2  電源排序和加電復位
      1. 5.2.1 加電順序
      2. 5.2.2 斷電序列
      3. 5.2.3 加電復位：nPORRST
         1. 5.2.3.1 nPORRST 電氣和時序要求
   3. 5.3  熱復位 (nRST)
      1. 5.3.1 熱復位的原因
      2. 5.3.2 nRST 時序要求
   4. 5.4  ARM Cortex-R4 CPU 信息
      1. 5.4.1 ARM Cortex-R4 CPU 的特性概要
      2. 5.4.2 由軟件啟用的 ARM Cortex-R4 CPU 的功能
      3. 5.4.3 雙內核執行
      4. 5.4.4 GCLK 之后的雙重 CPU 時鐘樹
      5. 5.4.5 ARM Cortex-R4 CPU 用于安全目的的比較模塊 (CCM)
      6. 5.4.6 CPU 自檢
         1. 5.4.6.1 針對 CPU 自檢的應用序列
         2. 5.4.6.2 CPU 自檢時鐘配置
         3. 5.4.6.3 CPU 自檢范圍
   5. 5.5  時鐘
      1. 5.5.1 時鐘源
         1. 5.5.1.1 主振蕩器
            1. 5.5.1.1.1 針對主振蕩器的時序要求
         2. 5.5.1.2 低功耗振蕩器
            1. 5.5.1.2.1 特性
            2. 5.5.1.2.2 LPO 電氣和時序技術規格
         3. 5.5.1.3 鎖相環 (PLL) 時鐘模塊
            1. 5.5.1.3.1 方框圖
            2. 5.5.1.3.2 PLL 時序技術規格
      2. 5.5.2 時鐘域
         1. 5.5.2.1 時鐘域說明
         2. 5.5.2.2 將時鐘域映射到器件模塊
      3. 5.5.3 時鐘測試模式
   6. 5.6  時鐘監視
      1. 5.6.1 時鐘監視時序
      2. 5.6.2 外部時鐘 (ECLK) 輸出功能
      3. 5.6.3 雙時鐘比較器
         1. 5.6.3.1 特性
         2. 5.6.3.2 DCC 時鐘源中斷的映射
   7. 5.7  去毛刺脈沖濾波器
   8. 5.8  器件存儲器映射
      1. 5.8.1 存儲器映射圖
      2. 5.8.2 存儲器映射表
      3. 5.8.3 主器件/從器件訪問權限
   9. 5.9  閃存存儲器
      1. 5.9.1 閃存存儲器配置
      2. 5.9.2 閃存模塊的主要特性
      3. 5.9.3 針對閃存訪問的 ECC 保護
      4. 5.9.4 閃存訪問速度
   10. 5.10 程序閃存的閃存編程和擦除時序
   11. 5.11 閃存編程和擦除時序數據閃存
   12. 5.12 緊耦合 RAM 接口模塊
       1. 5.12.1 特性
       2. 5.12.2 TCRAMW ECC 支持
   13. 5.13 用于外設 RAM 訪問的奇偶校驗保護
   14. 5.14 片載 SRAM 初始化和測試
       1. 5.14.1 使用 PBIST 的片載 SRAM 自檢
          1. 5.14.1.1 特性
          2. 5.14.1.2 PBIST RAM 組
       2. 5.14.2 片載 SRAM 自動初始化
   15. 5.15 矢量中斷管理器
       1. 5.15.1 VIM 特性
       2. 5.15.2 中斷請求分配
   16. 5.16 實時中斷模塊
       1. 5.16.1 特性
       2. 5.16.2 方框圖
       3. 5.16.3 時鐘源選項
   17. 5.17 錯誤信令模塊
       1. 5.17.1 特性
       2. 5.17.2 ESM 通道分配
   18. 5.18 復位/異常中斷/錯誤狀態
   19. 5.19 數字窗口式看門狗
   20. 5.20 調試子系統
       1. 5.20.1 方框圖
       2. 5.20.2 調試組件內存映射
       3. 5.20.3 JTAG 識別代碼
       4. 5.20.4 調試 ROM
       5. 5.20.5 JTAG 掃描接口時序
       6. 5.20.6 高級 JTAG 安全模塊
       7. 5.20.7 邊界掃描鏈
6. 6外設信息和電氣技術規范
   1. 6.1 外設圖例
   2. 6.2 多緩沖12位模數轉換器
      1. 6.2.1 特性
      2. 6.2.2 事件觸發選項
         1. 6.2.2.1 MIBADC 事件觸發接線
      3. 6.2.3 ADC 電氣和時序技術規格
      4. 6.2.4 性能（精度）技術規格
         1. 6.2.4.1 MibADC 非線性誤差
         2. 6.2.4.2 MibADC 總誤差
   3. 6.3 通用輸入/輸出
      1. 6.3.1 特性
   4. 6.4 增強型高端定時器 (N2HET)
      1. 6.4.1 特性
      2. 6.4.2 N2HET RAM 組織結構
      3. 6.4.3 輸入時序技術規格
      4. 6.4.4 N2HET 校驗
         1. 6.4.4.1 使用雙時鐘比較器 (DCC) 的輸出監視
      5. 6.4.5 禁用 N2HET 輸出
      6. 6.4.6 高端定時器發送單元 (N2HET)
         1. 6.4.6.1 特性
         2. 6.4.6.2 觸發連接
   5. 6.5 控制器局域網絡 (DCAN)
      1. 6.5.1 特性
      2. 6.5.2 電氣和時序技術規格
   6. 6.6 本地互連網絡接口 (LIN)
      1. 6.6.1 LIN 特性
   7. 6.7 多緩沖/標準串行外設接口
      1. 6.7.1 特性
      2. 6.7.2 MibSPI 發送和接收 RAM 組織結構
      3. 6.7.3 MibSPI 發送觸發事件
         1. 6.7.3.1 MIBSPI1 事件觸發接線
      4. 6.7.4 MibSPI/SPI 主控模式 I/O 時序規范
      5. 6.7.5 SPI 受控模式 I/O 時序
   8. 6.8 增強型正交編碼器 (eQEP)
      1. 6.8.1 針對 eQEPx 模塊的時鐘使能控制
      2. 6.8.2 使用 eQEP 相位誤差
      3. 6.8.3 到 eQEPx 模塊的輸入連接
      4. 6.8.4 增強型正交編碼器脈沖 (eQEPx) 時序
7. 7器件和文檔支持
   1. 7.1 器件支持
      1. 7.1.1 開發支持
         1. 7.1.1.1 開始使用
      2. 7.1.2 器件命名規則
   2. 7.2 文檔支持
      1. 7.2.1 德州儀器 (TI) 相關文檔
   3. 7.3 社區資源
   4. 7.4 商標
   5. 7.5 靜電放電警告
   6. 7.6 術語表
   7. 7.7 器件識別碼寄存器
   8. 7.8 芯片識別寄存器
   9. 7.9 模塊認證
      1. 7.9.1 DCAN 認證
      2. 7.9.2 LIN 認證
         1. 7.9.2.1 LIN 主控模式
         2. 7.9.2.2 LIN 受控模式 - 固定波特率
         3. 7.9.2.3 LIN 受控模式 - 自適應波特率
8. 8機械、封裝和可訂購產品附錄
   1. 8.1 封裝信息